????查看更多目录????一、内部接口（板载接口，用于嵌入式系统）1. 并行接口（1）MCU接口MCU 接口（微控制
计数器是重要的电子器件、设备之一，所以我们有必要对计数器有所认识。在这篇文章中，小编将对计数器、计数器的作用、计数器的种类以及计数器的应用予以介绍。如果你对计数器相关内容具有兴趣，不妨继续往下阅读哦...
虽然并行接口在许多领域曾经广泛使用，但随着信号完整性要求的提高和传输速率的提升，许多并行接口逐步被高速串行接口（如 PCIe、SATA、以太网等）取代。然而，并行接口仍在一些嵌入式系统和专用场景中保留了优势，如 DDR 内存，仍然不可或缺。 一、并行接口的没落 在计算机和电子设备的发展历史中，并行接口曾一度占据主导地位。并行接口通过多条数据线同时传输多个比特位的数据，具备较高的带宽性能。然而，随着技术的发展，并行接口逐渐被串行接口所取代。这一转变的主要原因在于并行接口固有的一些缺陷： 信号干扰：并行接口需要多条信号线，这些线之间的电磁干扰会限制信号完整性，特别是在高频率下。 布线复杂度：并行接口的信号线数量多，PCB布线复杂，容易增加成本和设计难度。 同步难度：在高频情况下，保持所有信号线同步（即数据到达的时间一致）变得极具挑战性。 常见的并行接口 以下是一些经典的并行接口： IDE (Integrated Drive Electronics)：用于连接硬盘和主板，后来被串行接口SATA取代。 PCI (Peripheral Component Interconnect)：并行的计算机总线标准，逐步被PCI Express（串行接口）替代。 Centronics：用于连接打印机，逐步被USB取代。 并行端口（Parallel Port）：主要用于外设连接，例如打印机和扫描仪，也已逐渐淘汰。 串行接口相对并行接口的优势 串行接口通过一条或少量几条数据线传输数据，相较于并行接口，具有以下优势： 减少干扰：减少信号线数量降低了线间干扰，提高了信号完整性。 简化布线：减少引脚和PCB布线复杂性，降低了制造成本。 更高的频率：串行接口的点对点传输设计允许更高的传输速率。 同步简化：在串行接口中，通常只需同步一条数据线和一条时钟线（或者通过嵌入时钟的方法实现同步）。 适应性强：串行接口可以支持更长的传输距离，同时减少衰减。 二、串行接口的关键技术 串行接口的实现在芯片原理上涉及多个核心技术，包括数据的串/并转换、异步和同步通信的处理、时钟管理及恢复等。以下将详细探讨这些关键点： 1. 数据的串/并转换 (1) 并行到串行转换 (Parallel-to-Serial Conversion) 在串行接口中，数据通常由宽并行总线（如8位或16位）转换为单比特流传输。关键步骤： 移位寄存器 (Shift Register)： 并行数据写入寄存器，时钟信号控制每次移位一位，将数据按位输出为串行流。 例如：8位数据10110011在 8 个时钟周期内输出每一位。 串行到并行的过程比较好理解，实现方法也比较多，下图只是实例帮助理解，具体一般都是用Verilog或者VHDL语言描述。 (2) 串行到并行转换 (Serial-to-Parallel Conversion) 接收端需将串行数据重组为并行数据： 移位寄存器： 数据通过串行输入端逐位移入寄存器。 当寄存器满后（如8位），输出并行数据给处理单元。 (3) 双缓冲机制： 为提高吞吐量，通常采用双缓冲机制，允许数据转换和传输同时进行。 2. 异步和同步通信 串行接口的关键在于如何保持数据收发双方同步 (1) 异步通信 (Asynchronous Communication) **定义：**数据传输中发送端和接收端的时钟无直接关联。 帧结构： 起始位 (Start Bit)：标志传输开始。 数据位 (Data Bits)：实际传输的内容，通常为 8 位或其他配置值。 校验位 (Parity Bit)：用于简单错误检测。 停止位 (Stop Bit)：标志帧结束，提供接收端时间校准。 实现要点： **波特率 (Baud Rate)：**发送端和接收端必须配置一致。 **采样定时器：**接收端通过内部采样时钟检测起始位并锁定数据位。 (2) 同步通信 (Synchronous Communication) **定义：**发送端和接收端共享同一个时钟。 时钟传输： **独立时钟线：**如 SPI 协议，通过SCLK提供同步时钟信号。 **嵌入时钟：**如 Manchester 编码，时钟嵌入数据流中，接收端需恢复时钟。 实现要点： 主设备控制时钟，数据按时钟边沿采样。 接收端无需校准波特率，减少时序偏移问题。 3. 时钟处理 (1) 同步时钟的生成与分配 片上时钟生成器 (Clock Generator)：通过晶振和锁相环 (PLL) 生成稳定时钟信号。 分频器：根据协议要求，生成合适频率的通信时钟。 (2) 异步时钟的采样与校准 采样率：通常为波特率的 16 倍或更高，确保高精度采样。 起始位检测：利用采样点检测电平变化，以锁定起始位位置。 4. 时钟恢复 在某些协议中，接收端需从数据流中恢复时钟信号。 (1) 从异步数据流恢复时钟 边沿检测：通过检测信号的上升沿或下降沿，重新生成采样时钟。 数字锁相环 (DPLL)：用于动态调整时钟频率，以匹配发送端时钟。 (2) 嵌入时钟的提取 编码机制：如 Manchester 编码或 8b/10b 编码，时钟信号与数据流同时传输。 相位对齐：通过解码模块将时钟从数据中提取并对齐。 三、常见的串行接口 串行接口按照速率可分为低速和高速接口： 低速串行接口 UART (Universal Asynchronous Receiver Transmitter)： 一种异步接口，常用于短距离通信。 应用：嵌入式设备、传感器通信等。 I²C (Inter-Integrated Circuit)： 一种双线的同步串行通信接口，适合主从架构。 应用：芯片间通信（如MCU和EEPROM之间）。 SPI (Serial Peripheral Interface)： 高速的全双工同步通信协议，适合主从设备。 应用：外设通信，如显示屏、传感器。 高速串行接口 USB (Universal Serial Bus)： 从USB 1.0到USB 4的演变提供了逐步提升的带宽和兼容性。 应用：几乎所有的外设连接。 SATA (Serial ATA)： 替代了并行ATA，用于硬盘连接。 特点：点对点连接，传输速率高。 PCIe (Peripheral Component Interconnect Express)： 串行接口，用于计算机内部高速设备互连，如显卡和固态硬盘。 特点：支持多通道（x1、x4、x8等）并行。 Thunderbolt： 高速通用接口，支持数据、视频和电源的复用。 应用：高性能设备连接。 MIPI DSI/CSI： 针对移动设备的高速接口，用于显示（DSI）和摄像头（CSI）。 四、串行接口的发展趋势与技术挑战 高速接口的实现（如 PCI、PCIe、SATA、以太网和 SERDES）涉及更复杂的技术，因为数据传输速率更高，通常达到数 Gbps 或更高。以下是这些高速接口的关键原理和实现方法： 1. 串行高速接口的核心特性 高速数据传输：每秒传输数 Gbps 或更高，需要优化物理层和协议层设计。 差分信号：高速接口通常使用差分信号（如 PCIe 的 TX+/TX-），增强抗干扰能力并减少电磁辐射 (EMI)。 嵌入时钟：时钟和数据在同一信号中传输（如 PCIe 和 SATA），减少引脚数量，简化连接。并且有一系列优化SI的手段。 多通道：支持多通道并行传输（如 PCIe 的 x1、x4、x8 通道配置）。 2. 高速接口的关键技术 (1) 串并转换（SerDes） 串行器/解串器 (SerDes)： 高速接口中，SerDes 是数据串行化和解串行化的核心模块。 解串器从接收的串行数据流中提取时钟。 根据时钟信号将串行数据重新转换为并行数据。 并行数据经并行总线输入串行器。 使用高速移位寄存器将数据按位输出，同时嵌入时钟信号。 发送端： 接收端： SerDes 的速率匹配：通常采用片上锁相环 (PLL) 精确控制数据传输速率。 (2) 时钟嵌入与恢复 嵌入时钟： 在高速传输中，通过编码技术（如 8b/10b 或 64b/66b 编码）将时钟信号嵌入数据流，简化布线并提高可靠性。 时钟恢复： 接收端通过锁相环 (PLL) 或时钟数据恢复 (CDR) 技术提取嵌入的时钟信号。 相位对齐：利用数据的过零点调整时钟相位，确保数据采样正确。 (3) 差分信号传输 双端传输：高速接口采用差分对（如 PCIe 的 TX+/TX-），两个信号电平相反，增强抗干扰能力。 优点： 抵消电磁干扰 (EMI)。 提高信号完整性，尤其在高频信号中减少串扰。 3. 典型高速接口的实现 (1) PCI 到 PCIe PCI（并行总线）： 使用共享时钟信号，所有设备按总线仲裁机制轮流访问总线。 存在时钟偏差和信号完整性问题，限制了传输速率。 PCIe（点对点串行总线）： 物理层：SerDes 负责数据串行化和解串行化。 数据链路层：处理数据包分组和错误校验。 事务层：支持高层协议（如内存读写请求）。 点对点链路：每个设备有独立的通信链路，消除总线仲裁延迟。 多通道配置：x1、x4、x8 等通道配置，多个通道可并行传输，提高带宽。 分层架构： (2) SATA（串行ATA） 架构： 由并行 ATA 演变而来，采用全双工串行通信。 使用 8b/10b 编码，嵌入时钟，支持数据速率高达 6 Gbps（SATA 3.0）。 工作原理： 主机通过 SerDes 发送串行数据流，存储设备解码后处理。 双向链路实现读写操作，同时保持高信号完整性。 (3) 以太网（Ethernet） 低速到高速的演变： 从最早的 10 Mbps 发展到 10 Gbps、25 Gbps，甚至 400 Gbps。 关键技术： 物理层：使用差分对传输，支持长距离传输。 编码：如 PAM4 编码，通过每个符号携带更多比特，提高带宽利用率。 时钟恢复：在接收端使用 CDR 技术精确提取时钟。 4. SerDes 在高速接口中的角色 SerDes 是所有高速接口的核心，实现以下功能： 发送端： 将并行数据以高频率转换为串行数据流。 嵌入时钟，减少额外的时钟线。 接收端： 从串行数据中恢复时钟信号。 对串行数据解码并重新组合成并行数据。 时序管理： 使用锁相环 (PLL) 控制高速信号的相位和频率。 减少抖动 (Jitter)，确保数据完整性。 5. 信号完整性和高速设计 高速接口面临的主要挑战是信号完整性，设计中需重点考虑： 抖动 (Jitter)：时钟或数据信号的随机偏移。需优化 PLL 和 SerDes 的设计以减少抖动。 眼图 (Eye Diagram)：用于分析信号质量，良好的眼图表示高信号完整性。 阻抗匹配：差分对的阻抗需匹配 PCB 走线设计，避免信号反射。 去均衡 (De-Emphasis)：在发送端对高频成分增加衰减，减少长距离传输中的信号失真。 五、为什么并行接口线多，却速率不如串行总线。 无需独立时钟信号，噪声干扰更少 高速串口通过编码技术（如8b/10b编码）将时钟信息嵌入数据流中，而不需要单独传输时钟信号。数据流本身经过加扰，避免了长串相同的比特（如连续超过5个0或1），确保时钟恢复的稳定性，同时消除了周期性变化，避免频谱集中。这种设计通过数据沿变使用PLL恢复时钟，进而采集数据流。省去独立时钟的传输不仅显著降低了功耗，还减少了由时钟信号引入的噪声干扰。 差分传输增强抗干扰能力 高速串口采用差分信号传输，当外界噪声同时作用于两条差分线时，接收端通过相减可以有效抵消干扰。差分设计对外界噪声有很强的抵抗能力，确保数据传输的稳定性。 无时钟偏移问题 由于高速串口不依赖同步时钟，不存在时钟与数据对齐的问题。只需保证差分信号线的长度匹配即可，这相对容易实现。差分信号的两条线总是保持相反状态且高度相关，即便发生延时变化，也可以通过简单的延时补偿实现对齐。而在并行总线中，由于多根独立信号线的无相关性，不同信号线的跳变时间容易受布线、阻抗和噪声的影响，从而产生时钟偏移问题，导致数据传输错误。 线少、干扰低 并行传输通常需要32或64条信号线，线间的电磁干扰显著，尤其在高频下，可能导致数据篡改或误码。相比之下，串行传输仅需4条线（如Rx和Tx的两对差分线）。差分信号在线路跳变时会产生相反的干扰，从而互相抵消，确保总噪声趋于零，避免内部噪声问题。 六、DDR接口为什么还保留并行，没有演进成串行总线？ DDR接口保持并行传输而没有被串行总线替代，主要是因为其特定的应用需求和技术特点，使并行传输在这一场景中更具优势： 1. 延迟要求苛刻，串行传输不具备优势 并行总线延迟更低：DDR存储器的一个核心需求是低延迟。串行总线需要经过数据序列化和解序列化（SerDes）过程，这会引入额外的延迟，而DDR接口直接传输多条并行数据线，延迟更小，更适合需要实时响应的存储访问。 内存带宽与时延的平衡：DDR接口通过宽度（多条数据线并行传输）和频率的结合来提供高带宽，而串行接口在达到相同带宽时会牺牲一些时延。 2. 高带宽需求与物理距离限制 内存与控制器距离较短：DDR接口设计用于处理器和内存之间的短距离高带宽通信。在这种场景下，并行总线可以通过多条线同时传输数据，高效地利用接口带宽，而无需像串行总线那样依赖高频率来提升速率。 更高的带宽扩展性：并行总线通过增加数据位宽（如64位、128位）简单直观地扩展带宽，而串行接口受限于单通道的速率提升，需要更复杂的设计。 3. 成本与功耗的平衡 节约SerDes资源：串行总线需要SerDes模块来实现高速序列化和解序列化，这增加了成本、功耗和设计复杂性。而并行DDR接口无需额外的SerDes硬件，整体系统功耗更低。 控制信号复用困难：DDR接口中控制信号（如行列选通、地址信号等）和数据是分离的，适合并行总线的传输方式。而串行总线需要更复杂的协议和逻辑来处理这些信号，可能带来额外的开销。 4. 设计和兼容性考虑 长期成熟的生态系统：DDR技术经过多年优化，已经形成了高度成熟的标准和广泛的支持生态，包括芯片设计、PCB布线、信号完整性工具等。大规模切换到串行总线需要对整个生态进行重构，成本高昂且技术风险较大。 布线难度可控：尽管并行总线存在时钟偏移问题，但通过技术手段（如飞线对齐、信号校正等）可以有效解决。而串行总线的高速信号布线要求更高，可能反而在PCB设计中增加复杂度。 5. 适用场景的差异 串行总线（如PCIe、SATA）通常用于长距离、高速、点对点通信场景，而DDR接口的核心应用场景是短距离、低延迟的存储访问。这两种场景需求截然不同，导致串行总线的优势在DDR应用中并不显著。 虽然串行总线在许多领域表现优异，但DDR接口之所以继续采用并行架构，是因为它能更好地满足内存访问对低延迟、高带宽和成本控制的需求。同时，DDR技术已经发展得非常成熟，切换到串行总线需要巨大的技术和生态变革，因此并行传输依然是DDR接口的最优解。
PLC与变频器两者是一种包含与被包含的关系，PLC与变频器都可以完成一些特定的指令，用来控制电机马达，PLC是一种程序输入执行硬件，变频器则是其中之一。 但是PLC的涵盖范围又比变频器大，还可以用来控制更多的东西，应用领域更广，性能更强大，当然PLC的控制精度也更大。变频器无法进行编程，改变电源的频率、电压等参数，它的输出频率可以设为固定值，也可以由PLC动态控制。 PLC是可以编程序的，用来控制电气元件或完成功能、通信等任务。 PLC与变频器之间通信需要遵循通用的串行接口协议（USS），按照串行总线的主从通信原理来确定访问的方法。总线上可以连接一个主站和最多31个从站，主站根据通信报文中的地址字符来选择要传输数据的从站，在主站没有要求它进行通信时，从站本身不能首先发送数据，各个从站之间也不能直接进行信息的传输。 PLC基本结构图 PLC可编程控制器的存储器可以分为系统程序存储器、用户程序存储器及工作数据存储器等三种。 1、系统程序存储器 系统程序存储器用来存放由可编程控制器生产厂家编写的系统程序，并固化在ROM内，用户不能直接更改。系统程序质量的好坏，很大程度上决定了PLC的性能。 其内容主要包括三部分：第一部分为系统管理程序，它主要控制可编程控制器的运行，使整个可编程控制器按部就班地工作，第二部分为用户指令解释程序，通过用户指令解释程序，将可编程控制器的编程语言变为机器语言指令，再由CPU执行这些指令；第三部分为标准程序模块与系统调用程序。 2、用户程序存储器 根据控制要求而编制的应用程序称为用户程序。用户程序存储器用来存放用户针对具体控制任务，用规定的可编程控制器编程语言编写的各种用户程序。 目前较先进的可编程控制器采用可随时读写的快闪存储器作为用户程序存储器，快闪存储器不需后备电池，断电时数据也不会丢失。 3、工作数据存储器 工作数据存储器用来存储工作数据，即用户程序中使用的ON/OFF状态、数值数据等。在工作数据区中开辟有元件映像寄存器和数据表。其中元件映像寄存器用来存储开关量、输出状态以及定时器、计数器、辅助继电器等内部器件的ON/OFF状态。数据表用来存放各种数据，它存储用户程序执行时的某些可变参数值及A/D转换得到的数字量和数字运算的结果等。 变频器基本结构图 变频器是把工频电源（50Hz或60Hz）变换成各种频率的交流电源，以实现电机的变速运行的设备，其中控制电路完成对主电路的控制，整流电路将交流电变换成直流电，直流中间电路对整流电路的输出进行平滑滤波，逆变电路将直流电再逆变成交流电。对于如矢量控制变频器这种需要大量运算的变频器来说，有时还需要一个进行转矩计算的CPU以及一些相应的电路。 PLC与变频器一般有三种连接方法 ①利用PLC的模拟量输出模块控制变频器PLC的模拟量输出模块输出0～5V电压信号或4～20mA电流信号，作为变频器的模拟量输入信号，控制变频器的输出频率。这种控制方式接线简单，但需要选择与变频器输入阻抗匹配的PLC输出模块，且PLC的模拟量输出模块价格较为昂贵，此外还需采取分压措施使变频器适应PLC的电压信号范围，在连接时注意将布线分开，保证主电路一侧的噪声不传至控制电路。 ②利用PLC的开关量输出控制变频器。PLC的开关输出量一般可以与变频器的开关量输入端直接相连。这种控制方式的接线简单，抗干扰能力强。利用PLC的开关量输出可以控制变频器的启动／停止、正／反转、点动、转速和加减时间等，能实现较为复杂的控制要求，但只能有级调速。 使用继电器触点进行连接时，有时存在因接触不良而误操作现象。使用晶体管进行连接时，则需要考虑晶体管自身的电压、电流容量等因素，保证系统的可靠性。另外，在设计变频器的输入信号电路时，还应该注意到输入信号电路连接不当，有时也会造成变频器的误动作。例如，当输入信号电路采用继电器等感性负载，继电器开闭时，产生的浪涌电流带来的噪声有可能引起变频器的误动作，应尽量避免。 ③PLC与RS-485通信接口的连接。所有的标准西门子变频器都有一个RS-485串行接口（有的也提供RS-232接口），采用双线连接，其设计标准适用于工业环境的应用对象。单一的RS-485链路最多可以连接30台变频器，而且根据各变频器的地址或采用广播信息，都可以找到需要通信的变频器。链路中需要有一个主控制器（主站），而各个变频器则是从属的控制对象（从站）。 PLC的变频器控制电机正反转接线图 1．按接线图将线连好后，启动电源，准备设置变频器各参数。 2．按“MODE”键进入参数设置模式，将Pr.79设置为“2”：外部操作模式，启动信号由外部端子（STF、STR）输入，转速调节由外部端子（2、5之间、4、5之间、多端速）输入。 3．连续按“MODE”按钮，退出参数设置模式。 4．按下正转按钮，电动机正转启动运行。 5．按下停止按钮，电动机停止。 6．按下反转按钮，电动机反转启动运行。 7．按下停止按钮，电动机停止。 8. 若在电动正转时按下反转按钮，电动机先停止后反转；反之，若在电动机反转时按下正转按钮，电动机先停止后正转。 PLC与变频器的接线图 PLC和变频器通讯方式 1、PLC的开关量信号控制变频器 PLC（MR型或MT型）的输出点、COM点直接与变频器的STF（正转启动）、RH（高速）、RM（中速）、RL（低速）、输入端SG等端口分别相连。PLC可以通过程序控制变频器的启动、停止、复位；也可以控制变频器高速、中速、低速端子的不同组合实现多段速度运行。但是，因为它是采用开关量来实施控制的，其调速曲线不是一条连续平滑的曲线，也无法实现精细的速度调节。 2、PLC的模拟量信号控制变频器 硬件：FX1N型、FX2N型PLC主机，配置1路简易型的FX1N-1DA-BD扩展模拟量输出板；或模拟量输入输出混合模块FX0N-3A；或两路输出的FX2N-2DA；或四路输出的FX2N-4DA模块等。优点：PLC程序编制简单方便，调速曲线平滑连续、工作稳定。 缺点：在大规模生产线中，控制电缆较长，尤其是DA模块采用电压信号输出时，线路有较大的电压降，影响了系统的稳定性和可靠性。 3、 PLC采用RS-485通讯方法控制变频器 这是使用得最为普遍的一种方法，PLC采用RS串行通讯指令编程。优点：硬件简单、造价最低，可控制32台变频器。缺点：编程工作量较大。 4、 PLC采用RS-485的Modbus-RTU通讯方法控制变频器 三菱新型F700系列变频器使用RS-485端子利用Modbus-RTU协议与PLC进行通讯。优点：Modbus通讯方式的PLC编程比RS-485无协议方式要简单便捷。缺点：PLC编程工作量仍然较大。 5、 PLC采用现场总线方式控制变频器 三菱变频器可内置各种类型的通讯选件，如用于CC-Link现场总线的FR-A5NC选件；用于Profibus DP现场总线的FR-A5AP（A）选件；用于DeviceNet现场总线的FR-A5ND选件等等。三菱FX系列PLC有对应的通讯接口模块与之对接。 优点：速度快、距离远、效率高、工作稳定、编程简单、可连接变频器数量多。缺点：造价较高。 6、采用扩展存储器 优点：造价低廉、易学易用、性能可靠 缺点：只能用于不多于8台变频器的系统。 PLC和变频器通讯接线图 三菱PLC控制台达变频器案例分析 在不外接控制器（如PLC）的情况下，直接操作变频器有三种方式： ①操作面板上的按键； ②操作接线端子连接的部件（如按钮和电位器）； ③复合操作（如操作面板设置频率，操作接线端子连接的按钮进行启/停控制）。为了操作方便和充分利用变频器，也可以采用PLC来控制变频器。 PLC控制变频器有三种基本方式： ①以开关量方式控制； ②以模拟量方式控制； ③以RS485通信方式控制。 PLC以开关量方式控制变频器的硬件连接 变频器有很多开关量端子，如正转、反转和多档转速控制端子等，不使用PLC时，只要给这些端子接上开关就能对变频器进行正转、反转和多档转速控制。当使用PLC控制变频器时，若PLC是以开关量方式对变频进行控制，需要将PLC的开关量输出端子与变频器的开关量输入端子连接起来，为了检测变频器某些状态，同时可以将变频器的开关量输出端子与PLC的开关量输入端子连接起来。 PLC以开关量方式控制变频器的硬件连接如下图所示。当PLC内部程序运行使Y001端子内部硬触点闭合时，相当于变频器的STF端子外部开关闭合，STF端子输入为ON，变频器启动电动机正转，调节10、2、5端子所接电位器可以改变端子2的输入电压，从而改变变频器输出电源的频率，进而改变电动机的转速。如果变频器内部出现异常时，A、C端子之间的内部触点闭合，相当于PLC的X001端子外部开关闭合，X001端子输入为ON。 PLC以模拟量方式控制变频器的硬件连接 变频器有一些电压和电流模拟量输入端子，改变这些端子的电压或电流输入值可以改变电动机的转速，如果将这些端子与PLC的模拟量输出端子连接，就可以利用PLC控制变频器来调节电动机的转速。模拟量是一种连续变化的量，利用模拟量控制功能可以使电动机的转速连续变化（无级变速）。 PLC以模拟量方式控制变频器的硬件连接如下图所示，由于三菱FX2N-32MR型PLC无模拟量输出功能，需要给它连接模拟量输出模块（如FX2N-4DA），再将模拟量输出模块的输出端子与变频器的模拟量输入端子连接。当变频器的STF端子外部开关闭合时，该端子输入为ON，变频器启动电动机正转，PLC内部程序运行时产生的数字量数据通过连接电缆送到模拟量输出模块（DA模块），由其转换成0～5V或0～10V范围内的电压（模拟量）送到变频器2、5端子，控制变频器输出电源的频率，进而控制电动机的转速，如果DA模块输出到变频器2、5端子的电压发生变化，变频器输出电源频率也会变化，电动机转速就会变化。 PLC在以模拟量方式控制变频器的模拟量输入端子时，也可同时用开关量方式控制变频器的开关量输入端子。 PLC以RS485通信方式控制变频器的硬件连接 PLC以开关量方式控制变频器时，需要占用较多的输出端子去连接变频器相应功能的输入端子，才能对变频器进行正转、反转和停止等控制；PLC以模拟量方式控制变频器时，需要使用DA模块才能对变频器进行频率调速控制。如果PLC以RS485通信方式控制变频器，只需一根RS485通信电缆（内含5根芯线），直接将各种控制和调频命令送给变频器，变频器根据PLC通过RS485通信电缆送来的指令就能执行相应的功能控制。 RS485通信是目前工业控制广泛采用的一种通信方式，具有较强的抗干扰能力，其通信距离可达几十米至上千米。采用RS485通信不但可以将两台设备连接起来进行通信，还可以将多台设备（最多可并联32台设备）连接起来构成分布式系统，进行相互通信。 1.变频器的RS485通信口 三菱FR500系列变频器有一个用于连接操作面板的PU口，该接口可用作RS485通信口，在使用RS485方式与其他设备通信时，需要将操作面板插头（RJ45插头）从PU口拔出，再将RS485通信电缆的一端插入PU口，通信电缆另一端连接PLC或其他设备。三菱FR500系列变频器PU口外形及各引脚功能说明如下图所示。 三菱FR500系列变频器只有一个RS485通信口（PU口），面板操作和RS485通信不能同时进行，而三菱FR700系列变频器除了有一个PU接口外，还单独配备了一个RS485通信口（接线排），专用于进行RS485通信。三菱FR700系列变频器RS485通信口外形及各功能说明如下图所示，通信口的每个功能端子都有2个，一个接上一台RS485通信设备，另一个端子接下一台RS485通信设备，若无下一台设备，应将终端电阻开关拨至“100Ω”侧。 2.PLC的RS485通信口 三菱FX PLC一般不带RS485通信口，如果要与变频器进行RS485通信，须给PLC安装FX2N-485BD通信板。485BD通信板的外形和端子如下图（a）所示，通信板的安装方法如下图（b）所示。 （a）外形 （b）安装方法 3.变频器与PLC的RS485通信连接 （1）单台变频器与PLC的RS485通信连接 单台变频器与PLC的RS485通信连接如下图所示，两者在连接时，一台设备的发送端子（+\-）应分别与另一台设备的接收端子（+\-）连接，接收端子（+\-）应分别与另一台设备的发送端子（+\-）连接。 （2）多台变频器与PLC的RS485通信连接 多台变频器与PLC的RS485通信连接如下图所示，它可以实现一台PLC控制多台变频器的运行。 PLC控制变频器驱动电动机正反转的电路、程序及参数设置 1.PLC与变频器的硬件连接线路图 PLC以开关量方式控制变频器驱动电动机正反转的线路图如下图所示。 2.变频器的参数设置 在使用PLC控制变频器时，需要对变频器进行有关参数设置，具体见下表。 3.编写PLC控制程序 变频器有关参数设置好后，还要用编程软件编写相应的PLC控制程序并下载给PLC。PLC控制变频器驱动电动机正反转的PLC程序如下图所示。 PLC控制变频器驱动电动机多档转速运行的电路、程序及参数设置 变频器可以连续调速，也可以分档调速，FR-500系列变频器有RH（高速）、RM（中速）和RL（低速）三个控制端子，通过这三个端子的组合输入，可以实现7档转速控制。如果将PLC的输出端子与变频器这些端子连接，就可以用PLC控制变频器来驱动电动机多档转速运行。 1.PLC与变频器的硬件连接线路图 PLC以开关量方式控制变频器驱动电动机多档转速运行的线路图如下图所示。 2.编写PLC控制程序 PLC以开关量方式控制变频器驱动电动机多档转速运行的PLC程序如下图。
扫码关注面包板社区
