PCB板_PCB线路板设计_PCB资源-第156页-面包板社区

 

PCB

首页 PCB

用户1664191 2015-8-27 18:51: PCIE 布线规则; 1、从金手指边缘到PCIE芯片管脚的走线长度应限制在4英寸（约100MM）以内。 2、PCIE的PERP/N，PETP/N，PECKP/N是三个差分对线，注意保护（差分对之间的距离 ...; 3190 16 0 16

硬件 pcie

吴川斌 2015-8-25 22:15: [视频]Cadence OrCAD Capture 创建自定义 Title Block; Cadence OrCAD Capture 创建自定义 Title Block，只要是逼格高一点的公司或设计团队都会这么做的。添加公司的Logo，公司名称，规范一点的还要放置图纸设计人员 ...; 5288 28 0 28

cadence orcad capture title block

吴川斌 2015-8-25 22:13: 一张图告诉你,Cadence OrCAD 2015 PCB Designer Professional 有多美; Cadence® OrCAD™ PCB Designer 是Cadence® 公司在OrCAD产品线所推出具有完整性，可升级的，并且较为经济的PCB设计软件套件，其整合的设计流程，包 ...; 3089 26 0 26

pcb designer cadence orcad 2015 professional

吴川斌 2015-8-25 22:06: 字符转换 CString 与 TCL string — OrCAD Capture TclTk Extensions 每天进步一点点; 通常情况下，OrCAD Capture 里的 TclTk 命令采用的字符串形式是“CString”类型，我们在调用API时，在传递字符串参数时，需要将 “TCL string”类型转成成”CS ...; 4242 26 0 26

orcad capture tcltk extensions

吴川斌 2015-8-23 21:49: Cadence OrCAD 如何保存原理图中的symbol到自己的库文件中; 我们在画原理图时，经常会遇到管脚非常多的IC，比如FPGA, ARM Cortex-A 系列的SOC 等等，几百上千个管脚，如果自己去画原理图Symbol那是一件非常痛苦的事情，怎 ...; 1444 23 0 23

pcb设计技巧

用户439964 2015-8-20 00:05: 1.pads layout 如何建立part; 双击管脚组，即可统一修改管脚组为 “门A” pads怎么精确定位元件当你的元件处于移动状态时，输入命令“s X Y”，然后回车，再按空格键 ...; 1011 23 0 23

pads

吴川斌 2015-8-18 23:42: Cadence OrCAD 与 Allegro PCB Editor 大交互设计; Cadence OrCAD 与 Allegro PCB Editor 大交互设计，什么是大交互？因为之前写过一篇OrCAD与Allegro PCB Editor交互布局的文章（ OrCAD Capture CIS与Allegro交 ...; 2615 18 1 19

allegro

吴川斌 2015-8-18 23:31: Cadence Allegro PCB Editor 如何导出封装库复用现有PCB板上的封装库将偷懒进行到底; Cadence Allegro PCB Editor 的拿来主义，这回我们谈谈关于Allegro封装库的复用，对，就是别人已经画好的板子，量产过的，并且封装无误的板子，我们可以将封 ...; 2607 21 0 21

pcb allegro cadence editor 库复用

吴川斌 2015-8-13 21:38: 如何用好 SoC 来加速智能硬件的开发; 智能硬件、可穿戴设备现在成为了网上热词，各大传统电子行业厂商都纷纷转身，开始抢占这个行业的风口。如何快速的将idea转换成产品，快速抢占市场，或尽早的出 ...; 1172 23 0 23

蓝牙物联网 soc

吴川斌 2015-8-13 21:24: 看了毁你三观的PCB设计理论高速PCB外层还要不要覆铜了; 我们经常在教科书上或者IC原厂的PCB设计指南里看到，在layout的最后，我们应当对PCB的外层进行铺铜处理，即用良好接地的铜箔铺满PCB空白区域。在PCB外层 ...; 3635 22 5 27

pcb设计技巧

用户1739951 2015-8-11 15:38: 【有趣的小测试】测一测PCB Layout，该自己设计还是外包？; 在EDN美国网站上发现一个有趣的小测试，简单翻译一下，给伙伴们自测用。快来测一测：PCB Layout，自己设计还是外包这里有来自Ohio PCB desi ...; 3610 28 2 30

pcb pcb设计 layout

吴川斌 2015-8-8 23:38: Windows 10 下快速启动Cadence SPB OrCAD Allegro; Windows 10 于 2015年7月29日发布了正式版，很多攻城狮纷纷尝鲜用上了Windows 10，并且 Windows 10 也能完美兼容 Cadence SPB OrCAD Allegro。 Windows 10 带 ...; 1771 17 0 17

allegro

吴川斌 2015-8-8 23:35: cadence allegro如何快速隐藏电源/地网络飞线(鼠线)–allegro小技巧; Cadence Allegro 网表成功导入，准备布局布线，把器件的飞线打开，预估一下器件间的网络连接关系，却发现很凌乱有木有，电源、地网络鼠线显示的一堆，非常碍眼 ...; 7554 16 0 16

allegro

吴川斌 2015-8-8 23:11: 完美用上Win 10 正式版 Cadence 17.0 也妥妥的; 之前安装的是Windows 10 的预览版，今早收到更新消息，果断下载，安装，耗时还是比较长的。完美运行，提示已激活，没有问我要Key，真的是要学苹果连操作系统都 ...; 1212 21 0 21

allegro

吴川斌 2015-8-8 23:09: Hello! Cadence PCB 设计–第一章 Cadence SPB 概述; 什么是 Cadence SPB, 它能做什么 Cadence SPB 是 Cadence Design Systems Inc 旗下用于PCB板级设计的EDA软件。Cadence Design Systems Inc，是EDA行业全球领 ...; 3818 17 0 17

allegro cadence orcad

1 ... 152 153 154 155156157 158 159 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条