EE直播间
更多
-
第三代功率半导体器件测试解决方案 直播时间： 03月06日 10:00
文章
首页
我的博文
-
用户1631862 2014-3-3 09:48
- PCB设计与串扰-真实世界的串扰(上)
- 作者：一博科技SI工程师陈德恒 摘要： 随着电子设计领域的高速发展，产品越来越小，速率越来越高，信号完整性越来越成为一个硬件 ...
-
- 信号在PCB走线中传输时延(下)
- 作者：一博科技SI工程师张吉权 3.3 串扰对信号时延的影响。 PCB板上线与线的间距很近，走线上的信号可以通过空间耦合到其相邻的一些传 ...
-
- 信号在PCB走线中传输时延 (上）
- 作者：一博科技SI工程师张吉权 摘要：信号在媒质中传播时，其传播速度受信号载体以及周围媒质属性决定。在PCB（印刷电路板）中信号的传输速 ...
-
- AC耦合电容优化(下)
- 作者：一博科技SI工程师张吉权 3.3.AC耦合电容位置不对称 差分信号在设计时候需要尽量做到对称，任何不对称的因素都会使得部分差 ...
-
- AC耦合电容优化(上)
- 作者：一博科技SI工程师张吉权 摘要： 从系统角度看，随着系统信号速率25Gbps即将到来和未来更高高速率的发展，SerDes（高速串行）信号通道上一 ...
-
- 埋容的PCB设计与PI仿真 三
- 作者：一博科技，吴均 2.3.4 问题、难点与争议 PI仿真一直都是业内的一个难点，也是存在很多争议的领域。以上的仿真结果，就存在一个疑问 ...
-
- 埋容设计与PI仿真 二
- 作者：一博科技，吴均 2.3埋容设计仿真案例 下面介绍一个埋容的 PCB设计 仿真的案例：主芯片是一个专有芯片，带来的特点就是模型和资料 ...
-
- 埋容设计与PI仿真 一
- 作者：一博科技，吴均 摘要：本文介绍了 埋容设计 和仿真的方法，主要是通过电源供电网络（PDN）的阻抗分析，来确定滤波电容的设计方案，目标是通过使用 ...
-
- 高速PCB设计 时序问题（一）共同时钟系统
- 对于广大PCB设计工程师而言，提到时序问题，觉得比较茫然，看到时序图，更是一头雾水，感觉时序问题很高深。大家平常的设计中，最常见的 ...
-
- 小型化设计的实现与应用（下篇）
- 4埋阻、埋容和埋入式元器件 对高速访问互联网和社交网络要求手持设备高集成和小型化。目前靠最先进的4-N-4的HDI技术。但为了下一代新技术,实现更高 ...
-
- 小型化设计的实现与应用（上篇）
- 摘要： 电子产品功能越来越强大的同时，对便携的要求也越来越高，小型化设计成为很多电子设计公司的研究课题。本文以小型化设计的方法、挑 战和趋势为主线， ...
-
- 高速PCB设计 时序问题（二）共同时钟系统时序案例
- 在上一个话题介绍了共同时钟总线的时序原则，这一个专题就举例子来进行说明。 某单板为标准CPCI构架，使用的芯片如下： C ...
-
- 高速PCB设计 - 高速会带来什么问题
- 那么，高速会带来什么问题呢？反射，串扰，地弹，电源噪声，轨道塌陷等等，用一句话来简单概括就是：从模拟信号的角度，来考虑数字信号问题。在高 ...
-
- 高速PCB设计 时序问题（三）源同步时钟系统 （下篇）
- 上文提到动态偏移对使用了去偏移（DeSkew）技术的源同步时序系统影响更大，这里我们重点来讨论下这些动态偏移。 首先就是同步开关噪声（Simultaneous Sw ...
-
- 高速PCB设计 时序问题（三）源同步时钟系统 （上篇）
- 经过之前对共同时钟系统和内同步时钟系统的总结，可以发现建立时间的关系式和时钟频率， 也就是Tcycle有关，同时由于工艺以及其他一些因素，Tco很难做到很小 ...
关闭
站长推荐
/3 
/3
