PCB Layout 关闭Auto Merge Wires
版图设计LayoutArt 2024-06-07

01

关闭Auto Merge Wires;


02

符合DFMCreate Via设置;


03

明明有这个labelFind label却找不到,怎么解决?把Search for:label改成label or text display试试;


04

Calibre lvs高亮highlight后取消不了的解决方法,在CIW窗口输入:geDeleteAllHilightSet(geGetEditCellView());


05

Run TOP DRC遇到进度条一直停的问题的解决方法;

Run Control ==> Run Calibre ,选上Multi-Threaded的同时,把Hyperscale(超大规模)也选上。


06

LVS报错XDB Database not available:NO comparison was made问题;


07

LVS时,忽略掉未画好的block的方法;方法一:calibre中block掉没画好的cell;方法二:如下图所示操作;


08

DRC结果看不到具体的Rule的解决方法,View==>勾选上Check Text Pane;


09

LVS Extraction Results Waring的解决方法。

LVS Extraction Results Waring报no POWER nets present,opration aborted,是因为run lvs时,LVS Options中Supply的Power nets/Ground nets没有填写layout中具体的name造成的。


10

RVE查看drclvs的结果,LVS Run Directory只要到lvs结果存放的路径就可以。


声明: 本文转载自其它媒体或授权刊载,目的在于信息传递,并不代表本站赞同其观点和对其真实性负责,如有新闻稿件和图片作品的内容、版权以及其它问题的,请联系我们及时删除。(联系我们,邮箱:evan.li@aspencore.com )
0
评论
  • 相关技术文库
  • PCB
  • pads
  • protel
  • Altium
下载排行榜
更多
评测报告
更多
EE直播间
更多
广告