据MDD消息，5月10日，台积电先进制程将再向推进。台积电供应链透露，台积电为取得制霸权，防止英特尔杀出抢单，决定将3纳米研发团队转战1.4纳米开发，并预定下个月正式鸣枪，投入确认技术规格的第一阶段(TV0)开发。
在之前的财报会上，台积电联席总裁魏哲家曾经表示，公司的2nm工艺正在研发当中，按照初步规划，试产将在2024年底，最快则将于2025年投入量产。但英特尔在更早之前曾经表示，公司将在今年下半年完成Intel 18A（约为 1.8nm）的芯片设计，并将原定的量产时间从之前的2025年提前到2024年。
业界两大晶圆代工竞争对手台积电(TSMC)和三星(Samsung Foundry)之间的制程节点战又掀起了新波澜。近来业界盛传台积电将直接绕过2nm，其3nm研发团队将于6月份全面转战1.4nm制程研发，这可能引发台湾代工大厂和三星之间的另一轮制程节点对决。然而，台积电转投至1.4nm制程几何实际上将从哪些方面着手，目前看来尚不明朗。
荷兰微影设备巨擘ASML指出：「从组件方面来看，目前的技术创新足以将芯片制程推进到至少1nm节点，包括GAA FE、nanosheet FET、forksheet FET以及complementary FET。」这也意味着摩尔定律可继续沿用十年甚至更长时间。此外，微影设备的分辨率进展(预计每6年左右缩小2倍)和边缘放置误差(EPE)对精度的衡量也将进一步推动芯片尺寸微缩。
过去几年来，这两家代工厂一直在竞相开发10nm以下制造制程。三星先前发布将在2025年生产2nm制程芯片的计划，是截至目前为止有关开发最小制程节点的公开新闻发布。
这家韩国晶圆巨擘目前正忙于在其新的3nm制程节点上大规模量产芯片。三星提前在3奈米制程采用称为「环绕闸极」(Gate-All-Around；GAA)技术的下一代晶体管结构。GAA制造技术将大量MOS晶体管整合至一个更小的芯片中。三星称其为多桥通道场效应晶体管(Multi-Bridge Channel Field-Effect Transistor；MBCFET)。
在此值得一提的是英特尔(Intel)，该公司在10nm以下制程的晶圆厂竞赛中远远落后于台积电与三星，排名第三。虽然英特尔目前苦苦挣扎于更小的制程节点，但仍计划于2024年下半年量产1.8nm芯片，以便迎头赶上2nm以下的制程节点领域。
同样值得注意的是，尽管台积电和三星都因为开发出10nm以下制程节点，而被认为是超级晶圆厂竞赛的主要竞争对手，但台积电实际占据更高的市占率。据市场研究公司TrendForce的统计，2021年第三季，台积电的市占率达到52.1%，远超三星的18.3%。
目前台积电的3nm的芯片正准备量产，而2nm的芯片制程已经取得了巨大突破，并在筹备打造2nm厂，预计2024年试产，2025年量产。尽管如此，随着半导体产业向更小的制程节点转移，目前仍然存在诸多风险，而台积电的高层们也都相当清楚。
MDD规格书下载：
RS3AC THRU RS3MC SMC 210315.pdf
(1.9 MB, 下载次数: 0)
RS3AC THRU RS3MC SMC 210315.pdf
(1.9 MB, 下载次数: 0)
全部回复 0
暂无评论，快来抢沙发吧
/3 
