PCB 叠层是指在电路板布局设计之前组成 PCB 的铜层和绝缘层的排列。PCB 叠层可以帮助你最大限度地减少电路对外部噪声的脆弱性，以及最大限度地减少幅度并减少高速PCB布局中的阻抗和串扰问题。

对于设计比较紧凑的电子产品，一般工程师都会建议放置包含多层和三维外观设计的PCB。下图为一个8 层 PCB叠层的示例图：

对于多层 PCB，主要使用三种类型的层，层类型为：为信号层、平面层、混合层。信号层由多种类型的信号组成。这里分别对3个图层进行一个简单的介绍。

下面的图像显示了一个比较完美的信号层 PCB，它具有多种类型的信号，不依赖于特殊标准。主要是低电压、低电流信号，主要用于传输中高速数据线。

这种类型的层不包 由多边形浇筑制成的接地层或电源层。这是因为在非常高速的信号中，由于杂散电容和杂散电感的累积，具有接地层或电源层会导致阻抗变化。

下图显示了一个信号层，其中路由了多个信号以及放置了组件。

平面层不同，不包含除接地层或电源层之外的任何信号。出于多种原因，主要是在整个电路中具有良好的接地和电源路径。整个电路板上都放置了实心铜，只需切割铜平面，就可以创建单独的段以提供不同的平面信号。

下面是一个很好的例子，其中显示了平面层。

下一种层是使用信号和铜填充作为平面的混合层。这是二层和六层板中最常用的层类型，有时它也用于四层板。混合层出现在没有明显高速走线的普通 PCB 板上。

下面给出的图像显示了混合层类型的示例。

随着现在的科技越来越发达，电子产品的要求也变得越来越高，希望PCB 又小又轻，同时还希望有更好的功能性和可靠性以及更长的寿命，这就导致了多层PCB。

将两个或多个单面和/或双面PCB堆叠在一起，通过它们之间可靠的预定义相互连接生成多层PCB。一个多层PCB中有三层或三层以上的导电层，外面有两层，绝缘板合成一层。随着PCB复杂性和密度的增加，当层排列设计效率低下时，可能会出现一些问题，例如噪声、杂散电容和串扰。

PCB叠层是确定产品电磁兼容性（EMC）性能的最重要因素之一。精心设计的叠层可以最大限度地减少辐射，又可以防止电路受到外部噪声源的干扰。还可以减少信号串扰和阻抗不匹配等问题。

但是劣质的叠层可能会导致EMI（电磁干扰）辐射上升，因为阻抗不匹配导致系统中的反射和振铃会明显降低产品的性能和可靠性。

PCB 叠层可设计为包含有助于保持信号完整性的特征。配电网络中的最大电容去耦是通过将电源层与叠层中的接地层直接相邻放置来实现的。信号层或 PCB 层在 PCB 叠层中应始终有一个相邻的接地层。在每个信号层旁边包括一个接地平面可增强磁通量消除并消除噪声。最小化导电 PCB 层之间的间距会增加通量抵消。

高速走线是最好的带状线布线，以最大程度地利用相邻接地层内层的屏蔽和磁通抵消。通过空气耦合风险较低的不太敏感的迹线最好在印刷电路板的外层布线。进一步的布线技术将底盘连接的纵横比与每个之间的接地针脚结合起来。具有大量接地针脚的外层走线之间的接地填充可提供返回路径并减轻回路电流的产生。

使用平面布置图来降低射频能量，该平面布置图可避免不必要的阻抗和不必要的材料，例如铜重量过厚。设计 PCB 叠层以消除阻抗累积并将射频能量分流到机箱。路由信号以确保返回路径直接位于信号迹线下方。避免在 PCB 上存在快速开关信号时产生产生阻抗的环路。

在放置埋孔时评估 PCB 层，以确保不存在不连续性。不连续性会在层平面中产生缝隙，并可能迫使返回路径进入发出噪声的环路。在每个组件的电源轨上放置去耦电容，以将开关信号分流到地，在进入和离开设计的连接器处的开关信号上放置旁路电容。

将电源层和接地层彼此相邻布置，以便在整个 PCB 层中进行清洁的电源分配。当电源层和接地层在堆栈中彼此相邻时，低阻抗电容去耦会产生清洁的电源分配。通过在连接到 PCB 层的每个组件电源引线处添加去耦电容器，继续为整个层的配电网络设计完整性。

围绕每个组件电源引线的去耦电容进行设计将为同时切换的大型数字网络提供能量。通过在时钟期间经历转换的信号引脚处添加去耦电容，确保整个层的配电完整性。去耦和旁路电容提供足够的能量来在操作期间保持预期信号，防止地反弹和射频能量意外注入 PCB 层。

将信号层与接地层相邻分层，以防止产生射频能量的环路。当返回平面直接位于信号平面旁边时，不会形成环路。过孔放置对于避免层堆栈中的插槽至关重要，其中信号可能需要在插槽周围传播，从而产生环路。此外，高速信号会在信号网络和返回网络中产生通量。

该通量相等且相反，信号和返回。当高速信号和返回直接相邻放置时，会发生最大抵消。必须消除高速信号产生的磁通量以保持电磁兼容性 (EMC)。设计PCB叠层以确保返回层与每个信号层相邻，从而实现电磁兼容性 (EMC)。EMC 表明层堆叠的设计是为了适当地减少磁通量的产生。

标准叠层和 HDI 叠层之间存在根本区别。对于标准叠层，需要注意的因素包括：层数、层数、电路频率和发射要求。与标准叠层相关的其他参数包括：层与屏蔽或非屏蔽区域之间的空间。

对标准叠层很重要的设计规则。规则包括：保持信号层之间的空间以及使用大内核来规避 EMC 问题。另一件值得注意的事情是标准叠层的好处，即使用外层上的平面保护内层。缺点是由于存在元件安装焊盘，特别是在高密度的 PCB上，接地平面会变小。

HDI 叠层技术正在改变多层 PCB 的制造和设计。与标准叠层不同，HDI 叠层提供了更多设计选择。此外，如果您想为复杂电路板简化设计，HDI 叠层是正确的选择。决定叠层的因素包括：信号层的数量以及接地层和电源层的数量。需要注意的重要一点是，这些层应该具有对称排列。HDI 不需要复杂的架构这一事实对设计师来说是一大优势。

电路板的每一层只能包含有限数量的布线，因此设计中的网络越多，布线所需的层数就越多。但是，在开始为设计添加图层之前，重要的是要退后一步，看看更大的图景。你应该考虑的第一个细节是电路板本身的制造。电路板的层数受（或将影响）其材料、可制造性和建造成本等的影响。。

使用 FR-4 制造的标准数字/模拟电路板的数量是已知的，但如果你的电路板使用更奇特的高速材料，那么改变层数就会没有那么容易了。

虽然说这些材料在受控阻抗、信号性能、尺寸稳定性、热管理等方面更好，但它们可能难以使用，并且构建电路板的成本更高。在添加额外的层对之前。

电路板中的层数越高，制造过程就越复杂。这不仅会影响制造原始电路板所需的时间和金钱，而且可能会改变制造商承诺的产量。

添加到电路板上的每一层都会增加其成本。一般来说，从两层到四层，或从四层到六层，制造费用最多可以增加 40%。之后，它会稍微降低到 35% 或 30%，但还是会影响你的预算底线。虽然在原型阶段看起来，好像并没有多少钱，但是不要忘记，这个价格会在后面打样生产阶段都会存在。

另一方面，在某些情况下，添加图层可以为你省钱。根据设计中布线的复杂性，最终可能会为你节省资金来添加额外的层并节省你的开发预算时间。额外的层还可以让你更改孔的数量和尺寸、走线宽度和间距以及电路板尺寸和厚度——所有这些都可能节省制造时间和费用。

使用额外的层也可能最终成为在设计中添加更多组件的唯一方法。

对于具有大量网络的设计，多层电路板通常是完成走线布线的唯一选择。此外，额外的层将有助于以下方面：

• 串扰：当所有走线都挤在一层上时，这些走线可能会相互耦合并产生噪声。向板上添加层可以使这些敏感网络分散开来，并在相邻层上垂直布线。
  
• EMI：附加层允许设计人员将布线层与接地层分开，以降低 EMI 敏感性和辐射。
  
• 高速：传输线路由也可以利用额外的层，如果它们用作参考平面，以确保干净的信号返回路径。
  

电路板上的许多组件需要多个电压电平才能满足其功率要求。试图在两层电路板上保持良好的电源完整性，所有这些电源都必须通过单独的走线运行，可能具有挑战性。将电路板中的额外层用于额外的电源层有助于解决这个问题。即使板上有多个电压电平，也可以拆分电源层以管理组件的不同电源要求。

电路板中附加层的主要好处之一是能够配置多个接地层。除了帮助改善电路板的供电网络外，接地层还用作信号返回路径的参考层。对于两层设计，这些返回路径通常仅限于接地走线，可能会导致电路板出现许多信号完整性问题。然而，使用多层板中的专用参考平面，高速布线可以在与其参考平面直接相邻的层上，以获得干净的信号返回。

高速设计通常需要微带或带状线层配置来路由敏感传输线。虽然微带线配置在外部层上布线，但带状线配置需要内部布线层和接地层，这只能通过多层设计实现。你可以在下图中看到这些 PCB 层配置的一些示例。

曾几何时，增加多层电路板的层数只是为了在电路板上为额外的网络布线创造空间。然而，现在必须设计一个良好的多层堆叠配置，以保护电路板免受外部噪声源的影响，并防止电路板传播它们。接下来，我们将了解一些可用于多层设计的 PCB 堆叠技术。

对于 4 层板，基本上有两种方法可以创建叠层。

1、可以使用两个芯，单独钻孔和电镀并与预浸料粘合在一起，然后进行最终钻孔/板通。

大多数 PCB 设计软件，包括 Proteus 设计套件，都将这种类型的叠层称为外部层对，因为内核是从外向内构建的。

2、可以使用一个钻孔和电镀的芯。然后在电路板的任一侧放置一层预浸料/箔，固化、蚀刻、钻孔、电镀。

不出所料，这通常被称为内部层对，因为核心是从内向外构建的。

当构建多层 PCB 时，每个钻孔跨度都需要单独的 CNC 钻孔机通过。这意味着，在设置了层堆栈后，就有一组已知的合法的钻孔跨度是可能的。例如，在前面讨论的 4 层板中，如果你使用两个芯（外层对），你可能有三个钻孔跨度，或者在你使用一个芯（内层对）的情况下，你可能有两个钻孔跨度。

在决定层堆叠之前，第一个问题是设计需要多少层。一个标准的经验法则是使用印刷板上每单位面积的引脚数。

你需要考虑以下几点：

• 电源（用于大功率板或当您的电路具有电源时）
  
• 接地平面/层
  
• 信号（低速或高速）
  

理想情况下，最佳设计不应混合核心层中的信号类型。要获得准确的层数，你可以首先使用以下公式计算引脚密度：

引脚密度=板面积/（引脚总数/14）

获得引脚密度后，使用此查找表查找信号层数。

PCB 密度取决于元件的固定位置、信号完整性等。现在，在确定应该有多少层之后，是时候选择要在哪些层上路由什么类型的信号的层了。在做出一些决定之前，很少有事情需要评估。

在顶层和底层布线高电流层很重要，因为内层不通过空气散热。因此，如果内层用于大电流操作，则会导致 PCB 温度升高。

高频信号会发出高 EMI，因此在上下层上堆叠接地层的内部层有助于降低辐射 EMI。

其次，确定层数及其排列方式。使用这些规则：

• 避免将两个信号层并排放置
  
• 保持堆叠从顶层和底层向内对称
  
• 在最小厚度的微带上布线高速信号
  
• 保持电源层和接地层之间的最小间距
  
• 将内部电源层保持在信号层旁边以实现紧密耦合
  

接下来，确定每个信号层加上芯和预浸料的厚度。尽管有标准的 PCB 材料类型厚度，但你应该考虑每种材料的热、电和机械特性。

最后，通过以下决定来确定路由跟踪：

• 铜砝码
  
• 在哪里放置过孔
  
• 过孔类型
  

在进行PCB 设计之前，电介质和铜密度是设计决策时应考虑的其他重要标准。这是因为改变铜密度和电介质会改变电路板尺寸，并且可能会改变整个电路板的阻抗参数。铜密度和 PCB 尺寸也取决于电路板的整体成本。增加电路板厚度也可能增加电路板成本。

一般35um和70um的铜厚广泛用于PCB层堆叠管理。增加铜可能会增加走线的载流能力并减少散热。一个主要的事情是选择图层均匀平衡的图层顺序。以下是从 4 层到 8 层 PCB 板的不同层配置中最常用的层。

为了获得最佳性能，层分配需要完全如下所述。顶层和底层可以用作信号层，而内部的两个层可以用作电源和地，这样我们就可以调试PCB中的错误。

层分配 - 信号（最需要测试的）/GND 平面/不同的电源信号/信号

对于 6 层 PCB，过程有点复杂，但整体概念保持不变。对于 POC 阶段的任何修改，信号平面始终位于顶部。接地层和电源层位于其下方以及混合信号层。电源层和接地层垂直布线，信号层水平布线，我们降低了高速 PCB 设计的 EMI 和噪声。

在开始设计 PCB 之前，记住制作平面。因此，如果你选择第二层作为地平面，请始终选择第 5 层作为地平面。这个非常重要。此外，在 6 层设计中，信号在一层中垂直布线，而在另一层中水平布线。在这种情况下，走线产生的磁场将相互抵消，减少串扰。

层分配 - 信号/实心 GND 平面/高速信号/高速信号/实心 GND 平面/信号

8层PCB的概念也是一样的，作为8层PCB，它用于非常高速的设计，比如电脑主板、FPGA等，为了隔离EMI和噪声，我们把地平面放在顶部下方和底部信号平面在其下方，有混合信号平面和其他接地和电源平面。整个结构如下所示。

层分配 - 信号/实心 GND 平面/高速信号/GND 或电源/GND 或电源/高速信号/实心 GND 平面/信号。

就像任何其他设计或产品制造一样，设计师应该遵循一些规则才能生产出质量最好的产品。因此，设计人员必须确保他们识别并遵循经过验证的 PCB 叠层设计最佳实践。对于 PCB 叠层设计，为了获得最佳结果，应该考虑一些规则。

• 地平面板的使用，是最好的使用，因为它们能够允许带状线布置中的信号路由。此外，它在降低地面噪声方面起着至关重要的作用。由于接地阻抗的降低，接地噪声显着降低。
  
• 对于高速信号，它们必须在位于不同层之间的中间层上布线。通过这种方式，地平面起到屏蔽的作用，并以最高速度包含从轨道发出的辐射。
  
• 即使在相邻的平面中，确保信号层彼此非常接近，但 2 个信号层不相邻。
  
• 信号层必须靠近平面
  
• 确保叠层是对称的
  
• 应该努力提高 EMI 性能并降低噪音
  
• 必须考虑每个信号层的厚度
  
• 此外，重要的是要考虑所需材料的特性。请注意此类材料的热、电和机械性能。
  
• 考虑在设计堆叠时使用的软件。
  
• 为了紧密耦合，将信号层放置在靠近内部电源层的位置
  
• 电源层和接地层之间应该有最小的空间
  

转载文章：麻烦备注清楚来源+原文链接

来源：张工谈DFM，https://www.toutiao.com/article/7169116815996535308/