可通过配置寄存器 04h 选择所需的通道。不使用的输入端应悬空或接 AGND。推荐的输入电路详见 “外置 AES3/SPDIF/IEC60958 接收器部件”。 系统时钟（输入）-当通过 1 寄存器中的 SWCLK 位使能 OMCK 作为系统时钟 时，若 PLL 未锁定，则该管脚输入的时钟信号自动通过 RMCK 端输出。OMCK 作为寄存器 18h 的 OMCK/RMCK 系数表达式的参考信号。详见 “OMCK 系统时 钟模式”部分 INT[1:0] - 中断输出管脚（INT）控制 默认= ‘00’ 00 - 高有效；输出高电平表示中断条件发生。 01 - 低有效；输出低电平表示中断条件发生。 10 - 漏极开路；低有效。在 INT 管脚上需要一个外部上拉电阻。由于在 I2C 数字接口模式下 需在 GPO2 管脚上接一个外部电阻来具体指定芯片地址的 AD2 位，因此不推荐 GPO2 上 多路复用 INT。 11 - 预留。 HOLD[1:0] - 当接收错误发生时，对接收到的音频采样的处理 默认= ‘00’ 00 - 保持最后一次音频采样。 01 - 用 0 取代当前的音频采样（静音）。 10 - 不改变接收到音频采样。 11 - 预留。 RMCKF - 恢复主时钟的频率 默认= ‘0’ 0 - RMCK 输出的频率为 256*Fs。 1 - RMCK 输出的频率为 128*Fs。
/2 
