最近在CYCLONE V做TDC设计 ,发现板子的延时特别短,5ps不到,而我的系统工作频率是300MHZ,这导致延时链过分长了,达到了800个,而且CYCLONE V没一个进位链延时后边都会跟着一个0延时,那么真正用得到的只有400个,求助各位大佬有解决这大量0延时链的方法吗