本帖最后由 hirain 于 2021-6-15 13:52 编辑

        ModelSim 是工业界应用广泛的语言仿真器，它提供友好的调试环境，作为FPGA、ASIC 设计的RTL 级和门级电路仿真，是单一内核支持VHDL 和Verilog 混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk 技术、和单一内核仿真，编译仿真速度优越，编译的代码与平台无关，便于保护IP 核，具有个性化的图形界面和用户接口，为用户加快调试提供强有力的手段。全面支持VHDL 和Verilog 语言的IEEE 标准，以及IEEE VITAL 1076.4 － 95 标准，支持C 语言功能调用, C 的模型，基于SWIFT 的SmartModel 逻辑模型和硬件模型。

1(310).jpg

产品介绍
• 采用直接编译结构，编译仿真速度高
• 单一内核无缝地进行VHDL和Verilog混合仿真
• 与机器和版本无关，便于数据移植和库维护
• 与机器无关的编译代码便于保护和利用IP
• 简单易用和丰富的图形用户界面，快速全面调试
• Tcl/Tk用户可定制仿真器
• 支持VHDL/Verilog、SystemVerilog国际标准
• 支持众多的ASIC和FPGA厂家库
• 集成的Performance analyzer帮助分析性能瓶颈，加速仿真
• 灵活的执行模式，Debug模式可以进行高效的调试，效率模式大幅度提高仿真速度
• 同一波形窗口可以显示多组波形，并且能进行多种模式的波形比较（Wave Compare）
• 先进的Signal Spy功能，可以方便地访问VHDL 或者 VHDL和Verilog 混合设计中的下层模块的信号，便于设计调试
• 支持加密IP
• 支持System C调试器，支持用C语言完成测试平台和模块

产品特点
• Debug&仿真分析

2(249).jpg

• 代码覆盖率

3(197).jpg

• Test Bench

4(127).jpg

应用&案例
• 部分客户

5(95).jpg