疫情等多方因素导致全球芯片短缺，同时5G网络、人工智能、汽车电子等数字化、电子技术创新应用的加速发展，为工程师IC设计提出了新的挑战。快速实现复杂系统设计及仿真成为业界共识。
2021年 Siemens EDA系列线上技术研讨会将于5月28日开启，首场研讨会以“AI Megachip”为主题，分享电子设计开发破局之道。
或
扫一扫，立即预约
报名福利：
1、报名即送：14套HLS案例、RTL/C/编程/AI相关技术资料电子版
2、摸黑抢楼赠送：13套相关纸质书（其中：3套《机器学习》、10套《SoC设计方法与实现》）【前100名报名者按时间排序，其中位数末尾为8的，另加第11、22、33位，共计13位可以获得纸质书。按排名顺序先到先选。】
领奖方式：请直接添加小助手微信（15889572951）联系发奖。
芯片危机，工程师开发不易
目前芯片设计面临诸多问题，例如：设计早期，会有潜在的系统级性能问题往往要到很晚才能发现；大型SOC芯片设计仅依靠层次化DFT本身也已不足以满足要求。Siemens EDA致力于发展电子设计自动化技术，从芯片设计端一路延伸至系统产品端，拥有完整的集成式验证平台，满足不同设计阶段的验证要求。
AI Megachip 应对未来挑战
传统仿真工具已经无法满足工程师对仿真时间效益的需求，必须借助新的仿真工具及有效利用硬件仿真加速技术特有的高速、高可见性与准确性等优势，来提升验证效率，让设计在验证复杂度指数型上升的背景下，仍能得心应手地应对巨型SoC开发任务。这也是本次“AI Megachip”主题技术研讨的探讨方向。
大会部分精彩内容：
使用HLS方法学对AI设计的系统级性能进行早期设计和验证
围绕 Catapult 构建 HLS 设计和验证流程，大幅加快硬件设计的速度。
着力提升初始RTL的设计质量
提升初始RTL设计质量，提高计划的可预测性，降低成本。
针对复杂芯片测试的一种高效的数据封装网络
利用Tessent Streaming Scan Network (SSN)，工程师第一次能够使用真实、有效的自下而上式的流程来实现 DFT。
机器学习应用程序以确保质量
构建数据驱动的测试框架。
藉由 Calibre Recon 来强化设计者工作效率，缩短芯片验证周期
设计师透过Calibre nmDRC Recon 和Calibre nmLVS Recon，快速找出问题根源，加快重新设计并缩短芯片制造时间。
完备的硬件辅助验证平台
高效利用Veloce平台强大的软硬件实力加速设计和验证过程并精准定位潜在问题。
更多不容错过的精彩内容，期待与您分享，扫描海报二维码即刻报名，与专业讲师线上对话！
此外，“车用半导体设计”与“洞察先机 破解先进制程最新挑战” 线上技术研讨会将于6月25日和7月23日登场。更多专业讲师将与您线上对话，共同探讨行业最新挑战及解决之道。
/4 
