Q：AI 的 GPU 封装主流技术路线？
A：对于的 AI 就是 HPC，HPC 是 highperformancecomputing，这种高性能计算封装 CoWoS 有两条。第一组会用到 HBM，比如 Nvidia 为主的这一派会用到 HBM， 以 MD 为主也会用到 CoWoS。还有一组不用 CoWoS，类似 HBM 写成直接焊在的subject 上面，类似 Intel 的技术，但目前应用范围不太大。接下来在 CoWoS 技术上延伸，有 CoWoS-S、CoWoS-R、CoWoS-L 三种 CoWoS 技术。再接下来涉及 3D 封装，但是 3D 目前只应用在 HBM，显存上面有相应的应用，但是对于大功耗的还没有见到，可能AMD 宣传上面有说3D 的功能，但3D 封装不是纯粹的完全Stack。
Q：哪种工艺最难？
A：最难的肯定是 TSV。TSV 要在硅里面打孔，打孔技术在于打孔的规格、数量， 单位面积要打多少数量的孔，孔径、孔深、良率，孔太小了而且又是在硅片上面打，硅是很脆的，在这种情况下有多少孔是有效的。如果在单位面积下因为线路越来越复杂，打孔数量会越来越多，为了打尽量多的孔，孔径要小，孔径越小越难打，对激光的控制比较难。极限能打到多少孔，打孔之后对于整个硅片的强度、可靠性也有要求。
Q：TSV 除打孔工艺外设备难吗？
A：难度主要是工艺上的难度，跟设备没什么关系，生产主要靠良率。Q：CPU 会出现类似高度集成的封装吗？
A：也有可能。GPU 出现集成封装的原因是 GPU 的运算属于大数据运算，虽然不像 CPU 可以执行复杂的逻辑运算，但是它的数据量是非常巨大的，也就是必须要进行数据储存，内存相当于数据的暂存场所，除了缓存以外就是内存，把数据放到内存再取回来，速度越来越快，中间的信号损失，要求就越来越严格。封装可以把距离缩短，就在带的旁边，距离就非常的短，虽然频率不会很高，带宽宽， 因为它的位数很多、距离很短，所以信号的损耗很小。所以在项目情况下数据的吞吐量就会很大，质量又比较高，不会有丢包的情况出现。CPU 的算力在大数据下并不擅长，CPU 属于逻辑运算，属于建模或者资源调度。大数据还是 GPU，如果未来建模、分析模型或者解码编码数据量已经达到非常大的情况下，需要用到大内存，需要内存的吞吐速度或者吞吐量放在外面已经无法满足需求，会考虑把它往芯片里面集成。取决于 CPU 以后处理的数据量趋势，如果数据量处于越来越往上走必然会把 memory 给收进来。
Q：台积电等成熟厂商扩产面临最大的问题？
A：制约产能的因素有很多。比如人力、电力，主要是外部条件，还有非科技的因素，像设备、先进的光刻机产能。
Q：国内厂商能按照相同方式复刻 CoWoS 的封装吗？
A：可以，有设备、人力和技术也可以做，但专利技术保护肯定是会有的。Q：国内厂商不能做 HBM 主要卡在 TSV 吗？
A：主要在封装技术，虽然都知道 HBM 是这样子做，但是台积电做出来的东西良率高，而且在价格其他方面平摊下来较好。
Q：interposer 是一层硅，目前用比较多的是硅转接板，除了和 interposer 打 TSV 之外，它本身还要连接各个芯片，比如连接GPU、连接 HBM 之间的通信。本身除了要进行 TSV 打孔之外，还有什么操作？
A：打孔是为了把上面和下面之间相连，中间还有走线。在 interposer 上面不光只摆了代码，还摆很多个带，带与带之间 C2C 的连接都是通过 interposer 来完成。所以 interposer 上面也会有走线，它不是只有两层，与 TSV、package 基板是一样的，也有很多层，上面有走线，材料不一样而已引起了所有的工艺都不一样。
Q：走线是由什么工艺去完成？
A：普通的蚀刻法，走 HBM 线在基板上面走线宽度走 10 微米左右，但是在interposer 上面可能走 1 微米，所以说它线宽变化是很巨大的，用普通的蚀刻很难做到，可能不是会用光刻机，光刻可能就太细了。如果只掌握 TSV 和 bumping 的话，其实是可以去完成 HBM 这套工序，但是要完成 CoWoS 的工艺除了在 TSV 之外，还要在隐藏 interposer 这一层很清楚才能够完成，CoWoS 封装这一块要求走线，需要比较多的工艺去完成。在 CoWoS 方案里面的大概率不需要光刻的， 光刻的作用是为了掺杂，可以下来再查一下。
Q：HBM 和 GPU 合并在一起的路线以后会不会拓展？这种方案挤占掉大部分
DDR5 场景？
A：它的应用场景需要考虑成本、有没有必要用到 HBM，因为比较贵。主要性能很好，但是目前主要就是成本贵，如果降本还是有比较大的可能性去挤占 DDR5 的市场空间。
Q：Interposer 国内有企业做吗？
A：国内还是有在做的。壁垒关键看做成什么样子，目前技术距离台积电较远。做到顶级的像 A100 这种还不行。
Q：封装材料是否特殊？
A：封装材料就不一样，比如基板表面处理材料、介质层材料、填胶，所谓填充物孔比较大才填充，孔比较小就全部用金属焊死了，像铁柱，铜柱、铝柱一样可能就不存在填充的问题。这些材料因为它有层与层之间剥离力的问题，在进行压
合或者进行安装的时候会不会有层间距、层间剥离或裂开的问题，所以材料还是比较关键。
Q：目前国内有涉及到封装材料的公司吗？
A：目前基本上都是用日本的材料，国内的材料不太清楚。像基板这些都是用的ABF 的材料，用 BT 的材料都很少，更不用说国内其他的材料。
Q：目前封装的景气度如何？往后大的拐点？
A：目前至少从人工智能的角度芯片很缺，排队已经排到后年，所以封装尤其是高端封装需求量还是比较大。整体包括普通的景气度很难讲，因为高端的需求很大，但低端的不一定。像卖显卡、3C 产品最近时间好像又有点下降，加起来一涨一跌不好评估整体封装景气度。
Q：国内厂商能按照相同方式复刻 CoWoS 的封装吗？
A：可以，有设备、人力和技术也可以做，但专利技术保护肯定是会有的。Q：未来封装技术可能会更高？
A：对，是这样的，因为以后速率越来越高、功耗越来越大，封装影响对于信号、对于芯片的可靠性的影响会越来越大，肯定以后扮演的角色也会越来越重要。
Q：目前高端技术国内公司的竞争怎么样？
A：国内可能还有差距，至少到目前为止还没看到国内哪家做的比较好。目前高端的有台积电、三星，其他的没什么。中端的不是很清楚，也用不上，performance 没有高的也不会用到这种技术。
Q：未来即使封装扮演更高的角色国内厂商也可能分享不到红利？
A：这要看国内厂商的努力程度，以后中美的科技战结束之后，中国的更多技术得到投资，中国的技术发展得很快，也有可能比台积电更好，只不过就看时间。
Q：之前有传闻台积电 CoWoS 产能溢出，有一部分交给联电和 Amkor，也有说联电、Amkor 和三星一起做，目前产能溢出之后整个模式中联电到底起了什么样的角色？
A：联电就是搞低端的，对英伟达来说是对良率比较看重，以前在安培那一代的时候其实是给了三星很大单，但是三星的良率很低，所以最后剩下的A100 就转给了台积电，最后把 H100 整个都给台积电。这样看至少从英伟达这边还是依赖台积电。
Q：联电还是要看良率？
A：对，做这些东西都是看良率。比如三星做 4 纳米或者 5 纳米技术其实也有， 只不过可能良率比如 80%，但是台积电可以做到 90%多。
Q：台积电是否隐含着提价的可能？ A：是的，也有可能垄断。
Q：封装厂后续可能被晶圆厂吸收吗？
A：晶圆厂强项是在晶圆这块，如 RDL、CoWoS。封装厂的强项是基板、植球。两个业务不相关，没必要吸收。
Q：苹果用四个小的颗粒封装 16 个 G，是否可以认为苹果使用了堆叠类办法把多个 DDR5 堆叠在一起？
A：需要拆，把它拆开看就知道。
Q：目前手机 16G 或者是 24G 内存的方案有做堆叠吗？
A：手机不一样，是 pop 比如 package，首先要看所谓的堆叠是什么？是带与带之间的堆叠还是还是 package 与 package 之间的堆叠。
Q ： 手机上面的 package 如果能封装 24G 字节的 DDR5 的带也可能是
packageonpackage 吗？
A：目前 3D 封装都只有 HBM 它的 memory 是这样子做的。DDR5 带的样子是很长条的样子，大概率不是 HBM 那样子叠起来，但是目前无法想象需要看实际的拆解才知道。按照 DDR5 的标准每个带是 64GB，不知道有没有更高的密度，按照年初的标准每个代最多是 64GB，如果架构没有改变，但是容量变大了，那只能是堆叠了。架构很难有变化，除了 HBM 苹果的方案有可能也是。但截止目前还只是推断，最好还是再进一步验证。
Q：偏后端的封装英伟达可以给国内的工作厂做吗？
A：可以，偏后端一点是可以交给国内的工作厂去做的。目前封装厂可能是在国内做，但没有找国内的厂商做，厂商本身是境外的。
Q：国内先进封装厂商收益会有多大的提升空间？
A：可能也只能国内的公司下订单，至少目前来说像 MD、VD 不会下订单。
Q：台积电目前主导 inform 的路线替代 CoWoS 上面硅中介层吗？
A：其实它是 info 过来的，但不是 info，info 其实就是没有 subject，没有载板， 是 CoWoS-L，目前使用最多的是 CoWoS-S，是最基本款。后面把 interposer 换成其他的有机材料即 CoWoS-L。目前已经有些产品在用到，AI 的高端产品。
Q：HBM 封测有没有特殊的原材料？
A：封测是物理封测，材料方面不太清楚。

来源：每日调研纪要