半导体封装是指将生产加工后的晶圆进行切割、焊线、塑封，使电路与外部器件实现连接，并为半导体产品提供机械保护，使其免受物理、化学等环境因素损失的工艺。
2、半导体封装技术发展历程：由传统到先进
封装技术的发展史是芯片性能不断提高、系统不断小型化的历史。封装是半导体晶圆制造的后道工序之一，目的是支撑、保护芯片，使芯片与外界电路连接、增强导热性能等。封装技术的发展大致分为4个阶段：
第一、第二阶段（1990年以前）以DIP、SOP和LCC等技术为主，属于传统封装；
第三阶段（1990至2000年）已经开始应用先进封装技术，这一阶段BGA、CSP和FC技术已开始大规模生产；
第四阶段（2000年至今），先进封装技术从二维开始向三维拓展，出现了2.5D/3D封装、晶圆级封装、扇出型封装等封装技术。先进封装也称为高密度封装（HDAP，High Density Advanced Package），采用先进的设计和工艺对芯片进行封装级重构，并有效提升系统性能。相较于传统封装，先进封装具有引脚数量增加、芯片系统更小型化且系统集成度更高等特点。
3、后摩尔时代，先进封装发展趋势确定
摩尔定律持续推进带来的经济效能达到瓶颈。摩尔定律是指随着技术演进，芯片上容纳的晶体管数量会呈指数级增长，每1.5-2年翻一倍，同时带来芯片性能提升一倍或成本下降一半的效应。半导体制造中，工艺制程持续微缩导致晶体管密度逼近极限，同时存在短道沟效应导致的漏电、发热和功耗严重问题。工艺节点较高时，每次工艺节点的提高都会带来成本的非线性增加，在资本支出大幅提高的背景下，技术节点的变迁在逐渐变缓。
先进封装成为超越摩尔定律、提升系统性能的关键路径之一。目前集成电路发展主要沿着两个技术路线进行，一个是摩尔定律的延伸，即向芯片小型化的方向发展，通过微缩半导体器件的晶体管尺寸以增加可容纳的晶体管数量，以单个芯片性能的提升为目标；另一个是超越摩尔定律，即以先进封装技术的发展为主要方向，将处理、模拟等多种芯片集成在一个系统内，实现系统级封装（System in Package,SiP），以系统性能的提升为目标。
后摩尔时代，先进封装成为趋势。先进封装是在不要求提升芯片制程的情况下，实现芯片的高密度集成、体积的微型化，并降低成本，符合高端芯片向尺寸更小、性能更高、功耗更低演进的趋势。传统封装的功能主要在于芯片保护、电气连接，先进封装在此基础上增加了提升功能密度、缩短互联长度、进行系统重构的三项新功能。在后摩尔时代，人们开始由先前的“如何把芯片变得更小”转变为“如何把芯片封得更小”，先进封装成为半导体行业发展重点。
先进封装技术方案及应用
1、先进封装技术方案
目前，带有倒装芯片（FC）结构的封装、晶圆级封装（WLP）、系统级封装（SiP）、2.5D封装、3D封装等均被认为属于先进封装范畴，这些先进封装大量使用RDL（再布线）、Bump（凸块）、TSV（硅通孔）、Wafer（晶圆）等基础工艺技术。RDL、TSV、Bump、Wafer也称为先进封装四要素。
1）Bump（凸块）技术，凸块是定向指生长于芯片表面，与芯片焊盘直接或间接相连的具有金属导电特性的突起物。普遍应用于Flip-Chip（倒装焊）技术中，处于晶圆之间互联的位置，起着电气互联和应力缓冲的作用，其发展趋势是使金属凸点越来越小，直至发展为HybridBonding（混合键合）技术，该技术制造的电介质表面光滑、没有凸点，且具有更高的集成密度；
2）RDL（重布线层）技术，用于X与Y平面电气延伸和互联。在晶圆表面沉积金属层和相应的介质层，并形成金属布线，对I/O端口进行重新布局，将其布局到新的，占位更为宽松的区域，并形成面阵列排布，RDL广泛应用于WLP（晶圆级封装）技术和2.5D/3D技术中，但不适用于Flip-Chip技术；
3）Wafer（晶圆）技术，可以用作芯片的基底和WLP封装的载体，也可以与硅基板一同实现2.5D集成，技术发展趋势是使Wafer面积逐渐增大；
4）TSV（硅通孔）技术，是一种利用垂直硅通孔实现芯片互连的方法，相比于传统引线连接，具有更短的连接距离、更高的机械强度、更薄的芯片厚度、更高的封装密度，同时还可以实现异种芯片的互连。
（1）倒装芯片（Flip-Chip,FC）
常规芯片封装流程中包括贴装、引线键合两个关键的供需，而FC则合二为一，直接通过芯片上呈阵列排布的凸点来实现芯片与封装衬底的互联，由于芯片是倒扣在封装衬底上的，与常规芯片放置相反，故称为倒装片。
与引线键合工艺相比，倒装工艺具备多个优点：（1）I/O密度高；（2）互联长度大幅缩短，互连电阻、电感更小；（3）芯片中产生的热量可通过焊料凸点直接传输刀封装沉底，芯片散热性更好。
（2）2.5D封装与3D封装
2.5D 封装和 3D 封装是高密度封装技术的两种不同形式。2.5D封装：裸片并排放置在具有硅通孔（TSV）的中介层顶部。其底座，即硅中介层（Silicon Interposer），可提供芯片之间的互联。
3D封装：又称为叠层芯片封装技术，3D封装可采用凸块或硅通孔技术（Through Silicon Via，TSV），TSV是利用垂直硅通孔完成芯片间互连的方法，由于连接距离更短、强度更高，能实现更小更薄而性能更好、密度更高、尺寸和重量明显减小的封装，而且还能用于异种芯片之间的互连。
（3）晶圆级封装（Wafer Level Package,WLP）
WLP晶圆级封装，直接在晶圆上进行大部分或全部的封装测试程序，之后再进行切割制成单颗芯片。采用这种封装技术，不需要引线框架、基板等介质，芯片的封装尺寸减小，批量处理也使生产成本大幅下降。
WLP可分为扇入型晶圆级封装（Fan-In WLP）和扇出型晶圆级封装（Fan-Out WLP）两大类：1）扇入型直接在晶圆上进行封装，封装完成后进行切割，布线均在芯片尺寸内完成，封装大小和芯片尺寸相同；2）扇出型基于晶圆重构技术，将切割后的各芯片重新布置到人工载板上，芯片间距离视需求而定，之后再进行晶圆级封装，最后再切割，布线可在芯片内和芯片外，得到的封装面积一般大于芯片面积，但可提供的I/O数量增加。
（4）系统级封装（SiP）
系统级封装属于广义的先进封装，侧重于系统属性。包括处理器、存储器、FPGA等功能芯片集成在一个封装内，从而实现一个基本完整的功能。但SiP并不是先进封装特定的某种技术方案，因为SiP可能采用传统的Wire Bonding（引线键合技术）工艺，也可能采用先进封装的Flip-Chip工艺。但随着系统对性能、功耗、体积的要求越来越高，集成密度的需求也越来越高，SiP也会越来越多地采用先进封装工艺。在下方示意图中，SiP指代的是封装整体，Chiplet/Chip是封装中的单元，先进封装是由Chiplet/Chip组成的，2.5D和3D是先进封装的工艺手段。
（5）Chiplet
Chiplet是通过总线和先进封装技术实现异质集成的封装形式。Chiplet也称为小芯片或芯粒，该技术通过将多个芯片裸片（Die）通过内部互联技术集成在一个封装内，构成专用功能的异构芯片。通过采用2.5D、3D等高级封装技术，Chiplet可实现多芯片之间的高速互联，提高芯片系统的集成度，扩展其性能、功耗优化的空间。相对SoC系统级芯片的传统设计方法，Chiplet技术方案不需要购买IP或者自研生产，只需要购买已经实现好的小硅片进行封装集成，且IP可以复用。所以Chiplet可以看成是一种硬核形式的IP，但它是以芯片的形式提供的。
3D Chiplet是Chiplet进一步的发展。3D Chiplet是由AMD在2021年6月首先提出的，通过3D TSV将Chiplet集成在一起，同时为了提高互联密度，采用了no Bump的垂直互联结构。
2、先进封装的技术与形态根据需求不断迭代
RDL和TSV使封装技术在X-Y-Z三维空间中具备延伸和发展的可能性。重布线层（RDL）技术使得晶圆级封装得以在X-Y平面进行延伸，诞生了WLCSP、FOWLP、INFO、FOPLP、EMIB等技术。基于硅通孔（TSV）技术，封装系统沿着Z轴进行延伸，实现了二维向三维的拓展，出现了2.5D和3D集成，并演变出CoWoS、HBM、Co-EMIB、HMC、Wide-IO、Foveros、SoIC、X-Cube等技术。
从WLP、SiP、2.5D/3D等技术方案出发，各厂商根据应用侧需求进一步迭代出更深层的技术。以晶圆级封装（WLP）技术为例，起初WLP技术采用Fan-in形态，随着引脚数要求增加，Fan-out形态逐渐成为主流；而后出于提升系统性能的目标，台积电将多个芯片Fan-out工艺集成起来，诞生了INFO技术；而从节省成本的角度出发，单个芯片的FOWLP技术又进一步迭代出面板级封装技术（FOPLP）。
3、先进封装国内外差距较小，主要应用于高性能场景
梳理主流先进封装形式可以发现，目前主流的先进封装形式主要由国际半导体龙头厂商研发，但各主流先进封装形式主要诞生于近十年，因此国内外差距较小。长电科技等国内厂商能够快速跟进，并进行自主研发。同时，先进封装主要应用于智能手机、5G、高性能计算等场景，因此产品技术壁垒与价值量均高于传统封装。
03
市场现状分析
1、先进封装市场占比逐渐高于传统封装
据Yole数据，2021年全球封装市场总营收为844亿美元，其中先进封装占比44%，市场规模达374亿美元。据Yole预测，2027年全球封装市场规模为1221亿美元，其中先进封装市场规模为650亿美元，占比将提升至53%。2021-2027年间先进封装市场规模的年化复合增速为9.6%，将为全球封测市场贡献主要增量。
2、受益于国产替代加速及制造业的发展，中国大陆的先进封装市场蓬勃发展
根据Frost&Sullivan统计，中国大陆2020年先进封装市场规模为351.3亿元，预计2025年将增长至1,136.6亿元，2020-2025年间年化复合增速达26.47%，高于Yole对全球先进封装市场年化复合增速9.6%的预测值。
3、目前倒装封装营收规模最大，3D和晶圆级扇出型等高阶封装成长速度较快
倒装封装目前是先进封装行业营收规模最大的技术方案，嵌入式、3D堆叠和晶圆级扇出型等高阶封装成长速度较快。根据互连技术的分类，目前倒装封装技术的营收规模最大，其次是3D堆叠封装及晶圆级扇出型封装。许多普通规格的芯片产品均需要采用倒装封装（Flip-chip）进行内部封装，因此目前倒装封装的市场规模最大。而晶圆级封装（WLP）和嵌入式封装（ED）属于更高阶的封装技术，主要应用于高端芯片封装，目前市场应用规模相对较小。但是从成长速度看，高阶封装技术如嵌入式封装、3D堆叠、晶圆级扇出型封装是发展最快的三种方案，根据Yole的预测，2020-2026年市场规模年化复合增速预计分别为25%、22%及15%。
04
先进封装驱动力分析
1、大算力时代来临，HPC成为半导体第一大需求驱动力
2022年Q1开始，HPC逐渐超越手机成为半导体第一大需求驱动力。5G手机渗透率逐渐饱和，随着人工智能的发展，需要处理的数据量指数级增长，AI服务器、高性能计算等算力需求迎来爆发式增长。
智能算力规模快速增长，大算力时代来临。算力作为人工智能的要素之一，在数字经济发展、产业智能化升级的进程中发挥巨大作用。根据IDC预测，到2026年，我国智能算力规模将达到1271.4EFLOPS，2022-2026年化复合增长率达47.58%。
2、异构集成通过先进封装工艺实现异构计算以提升算力
以AI服务器产业链为代表的硬件产品将充分受益于人工智能发展的浪潮。据预测，在AI+应用广泛落地的刺激下，AI服务器2023年出货量预计将同比增长38.4%，2022-2026年AI服务器的年化复合增长率将达22%。
AI服务器采用的是异构计算架构。异构计算（Heterogeneous Computing），是指将CPU、GPU、FPGA、DSP等不同架构的运算单元整合到一起进行并行计算。主要由CPU完成不可加速部分的计算以及整个系统的控制调度，由GPU/FPGA/DSP完成特定的任务和加速，具备计算能力强、可扩展性好、资源利用率高、发展潜力大等优点。
异构集成通过先进封装工艺将多个高性能算力芯片集成在一个系统中，实现异构计算以提升算力。异构集成（Heterogeneous Integration），准确的全称为异质异构集成，异构代表采用的不同工艺节点，异质代表不同模块使用的半导体材料不同。异构集成通过先进封装工艺将不同工艺节点、不同材质的高性能芯片集成在一起，使在单个封装内构建复杂系统成为了可能，能够快速达到异构计算系统内的芯片所需要的功耗、体积、性能的要求，从而使异构计算可以通过整合不同架构的运算单元来进行并行计算，达到提升算力的目的。
在存算一体大算力领域，已有国内企业走在前列。存算一体架构将不同类型的处理器和存储组件等集成到同一个芯片上，是异构集成的一种形式，目前在该领域已有国内企业取得突破。2023年5月，后摩智能正式发布国内首款存算一体智驾芯片——鸿途H30。该芯片仅用12nm工艺制程，其物理算力实现了高达256TOPS，在Int8全精度的计算提供下，计算延时只有1.5ns，能效比为30-150TOPS/W，比业界同等精度计算条件下的水平提高了3倍以上。H30芯片采用的是后摩智能自研的AI处理器架构—IPU，将面向智能驾驶、通用人工智能等领域。与国际巨头的某款智能驾驶8nm芯片相比，在Resnet50网络的条件下，后摩智能H30的性能可以达到友商的2倍以上。
3、Chiplet有望成为高端算力芯片的主流封装方案，助力国产芯片“破局”
高性能计算的应用场景不断拓宽，对算力芯片性能提出更高要求，进而拉动了先进封装及Chiplet工艺的需求。随着AI大模型数据处理需求的持续提升，对算力芯片性能提出更高要求。Chiplet是高性能算力芯片的封装解决方案之一，其在设计、生产环节均进行了效率优化，能有效降低成本并持续提高系统集成度。Chiplet需要采用先进封装工艺中的异构集成技术进行实现，因而Chiplet的高增长亦将带动异构集成的需求提升。根据Omdia预测，随着人工智能、高性能计算、5G等新兴应用领域需求渗透，2035年全球Chiplet市场规模有望达到570亿美元，2018-2035年复合年均增长率为30.16%，发展势头强劲。
与传统SoC相比，Chiplet在设计灵活度、良率等方面优势明显。（1）降低单片晶圆集成工艺良率风险，达到成本可控，有设计弹性，可实现芯片定制化；（2）Chiplet将大尺寸的多核心的设计，分散到较小的小芯片，更能满足现今高效能运算处理器的需求；（3）弹性的设计方式不仅提升灵活性，且可实现包括模块组装、芯片网络、异构系统与元件集成四个方面的功能。
针对先进制程，Chiplet更具成本优势。是Chiplet允许使用不同的制程制造异构芯片，例如高性能模块采用7nm，其他模块只需要14nm或28nm就可以做到性能最大化，使系统整体的功能密度非常接近于7nm的集成。AMD采用“7nm+14nm”的Chiplet设计方案，较7nm的单芯片集成的成本下降了接近一半。AMD认为是否使用Chiplet设计思想的动机，在于性能、功耗与造价能否妥协。Chiplet对成本下降的效果会随着核数（芯片核心的数量）的降低而边际减小，因此未来可能会出现一个价格的均衡点来判断采用Chiplet技术是否更具有经济效益。
中美科技摩擦加剧背景下国内先进制程发展受限，Chiplet是国产芯片“破局”路径之一。近年来国外限制我国芯片先进制程的发展，使我国高端芯片领域面临“卡脖子”问题。Chiplet降低了芯片设计的成本与门槛，且其IP复用的特性提高了设计的灵活性，是国产芯片“破局”路径之一。2023年2月，北极雄芯发布了国内首款基于异构Chiplet集成的智能处理芯片。该芯片采用12nm工艺生产，HUB Chiplet采用RISC-VCPU核心，可通过灵活搭载多个NPU Side Die提供8-20TOPS（INT8）稠密算力。该芯片可用于AI推理、隐私计算、工业智能等不同场景，有效解决了下游客户在算法适配、迭代周期、算力利用率、算力成本等各方面难以平衡的核心痛点。
05
先进封装前景分析
1、在先进封装工艺中，对传统封装设备的使用需求和精度要求都有所提升
在先进封装工艺中，对传统封装设备的使用需求和精度要求都有所提升。传统封装测试主要位于晶圆制造链的后道工序，包括减薄、切割、贴片、键合、打标、测试等步骤，需要使用减薄机、划片机、贴片机、引线键合机、激光打标机等半导体设备。随着先进封装的发展，在传统封装工艺的基础上也会有所改进。
先进封装发展增大封装设备需求。（1）先进封装中，芯片层数增加，芯片厚度需要更加轻薄以减小体积，因此减薄设备需求增加；（2）ChipLET中，芯片变小且数量变多，划片时需要将晶圆切割为更多小芯片，先进封装中划片机需求的数量和精度都会提升；（3）芯片变小且数量提高之后，对固晶机的需求量和精度要求都会提升。
先进封装发展推动测试设备需求增长。在SIP或ChipLET中，一个塑封体中封装了多个小芯片，若其中部分芯片不良，则会导致整个大芯片整体无法正常工作。因此先进封装中，需要对小芯片进行全检，测试设备需求增加。
2、先进封装带来新设备需求
在先进封装工艺中，除了传统封装设备，还需要使用晶圆制造前道工艺的设备。先进封装使用的设备与晶圆制造的前道工艺开始有所重叠，而不只是传统封装所需要的减薄机、划片机、贴片机等，刺激设备需求应封装技术发展而增长。
（1）Bump（凸块）工艺
根据材料，凸块可分为金凸块、铜镍金凸块、铜柱凸块、焊球凸块。凸块是芯片倒装必备工艺，是先进封装的核心技术之一。
金/铜凸块工艺：（1）采用溅射或其他物理气相沉积的方式在晶圆表面沉积一层Ti/Cu等金属作为电镀的种子层；（2）在晶圆表面涂一定厚度的光刻胶，并运用光刻曝光工艺形成所需要图形；（3）对晶圆进行电镀，通过控制电镀电流大小、电镀时间等，从光刻胶开窗图形底部生长并得到一定厚度的金属层；（4）去除多余光刻胶。
锡凸块工艺：与铜柱凸块流程相似，凸块结构主要由铜焊盘和锡帽构成（一般配合再钝化和RDL层），差别主要在于焊盘的高度较低，同时锡帽合金是成品锡球通过钢板印刷，在助焊剂以及氮气环境下高温熔融回流与铜焊盘形成的整体产物。锡凸块一般是铜柱凸块尺寸的3~5倍，球体较大，可焊性更强（也可以通过电镀形成锡球）。
铜镍金凸块工艺：采用晶圆凸块的基本制造流程，电镀厚度超过10μm以上的铜镍金凸块。新凸块替代了芯片的部分线路结构，优化了I/O设计，大幅降低了导通电阻。
（2）RDL（重布线层）工艺
RDL的工艺流程：（1）形成钝化绝缘层并开口；（2）沉积粘附层和种子层；（3）光刻显影形成线路图案并电镀填充；（4）去除光刻胶并刻蚀粘附层和种子层；（5）重复上述步骤进行下一层的RDL布线。
（4）TSV（硅通孔）工艺
TSV的制作工艺流程：在硅片上刻蚀通孔，侧壁沉积金属粘附层、阻挡层和种子层，TSV通孔中电镀铜金属作为导体，使用化学机械抛光（CMP）将硅片减薄，最后叠层键合。TSV关键工艺：
1）通孔刻蚀：深反应离子刻蚀（DRIE）、激光刻蚀、湿法刻蚀。
2）绝缘层、阻挡层和种子层沉积：等离子体化学气相沉积（PECVD）、金属有机化学气相沉积（MOCVD）、物理气相沉积（PVD）。
3）通孔内导电物质填充：MOCVD填充钨、LPCVD填充多晶硅、电镀填充铜。
4）晶圆减薄：化学机械抛光（CMP）。
5）叠层键合：氧化物键合、金属键合、粘合剂键合。
从工艺流程来看，在RDL、Bumping、TSV等互连技术中，均需要使用涂胶机、光刻机等设备；TSV技术需要钻孔，还增加了刻蚀机的需求。此外对传统封装设备中的减薄机、划片机也需要进行一定改进，比如将设备进一步设计为带凸点晶圆减薄机、带凸点晶圆划片机等，同时对厚度、划切道宽度等均提出了更高的精度要求。
来源：投研锋向
/3 
