SDRAM是比较久远的事情了，但我们一说到它肯定不会和DDR混淆，我们通常理解的SDRAM其实是SDR SDRAM,为SDRAM的第一代，而DDR1则为第二代，乃至到我们现在使用的DDR4，其实为第五代SDRAM，在此需要澄清一下。以示区别，后续文章里面用SDR来特指SDR SDRAM，而DDR就特指DDR SDRAM了。
就像很多人回复的一样，他们的本质区别就是周期操作方式（也称时钟采样）的差异，这就导致后面设计上很大的不同。SDR都是“单数据传输模式”，这种内存的特性是在一个内存时钟周期中，在一个波形上升沿时进行一次操作(读或写)，而DDR则引用了一些新的设计及技术，其在一个内存时钟周期中，在波形上升沿时进行一次操作，在方波的下降沿时也做一次操作，相当于在一个时钟周期中，DDR则可以完成SDR两个周期才能完成的任务，所以理论上同速率的DDR内存与SDR内存相比，性能要超出一倍，可以简单理解为100MHZ DDR=200MHZ SDR。
至于SDR在设计上等长应该如何考虑，我想这个可能是大家最感兴趣的问题了，虽然SDR的应用已经不多了，但还是经常有人会来问我们，下面采用个人觉得比较好的上期文章的答复给大家也来个参考。
二羔子网友说：“虽然都叫同步动态随机存储器，但是在技术上有很大差别，sdram属于第一代ram，ddr-sdram属于第二代ram，运用的是double data rate和预存取技术，传输速率是第一代的两倍以上。在layout时，sdram甚至不用做等长，高性能要求除外。”
山水江南网友说：“Sdram是共同时钟同步，数据和时钟信号不用等长，但有最长的要求，所以走线尽可能的短。”还有其他的一些网友也有类似的观点，我们比较同意这种说法，正常来说如果SDR频率在100MHz以下，等长范围可以较大，相对来讲都可以不用刻意去控了，而如果频率超过100MHz以上，在PCB设计上就需要特别注意了，可以通过一个准确的时序仿真来计算等长，我们的经验法则是尽量控制所有信号的长度，在可控的情况下最好是长度不超过3inch。这个在高速先生前期的文章时序设计里面有说到，在此就不再解释了。好了，现在正式回到我们的DDR时代，如下图一是SDR到DDR4的近似发展路线及速率图。
图一 DDR发展路线及速率图内
存的传输速度得以快速提升，除了芯片制造工艺的进步之外，关键的技术就是双倍数据速率以及预存取。实际上内存的内核频率基本上是保持一致的，都是100MHz到200MHz之间。一般认为200MHz的内存内核频率是当前技术的极限（超频除外）。DDR技术使数据传输速度提升了一倍，如图二所示， DDR在时钟信号上、下边沿同时采样数据。这样如果同样是200MHz的时钟，DDR可以达到400Mb/s的数据传输速度。
图二 DDR的时序预
存取技术则有效提升了芯片内部的数据传输速度。预存取（Prefetch）增加了DDR存储阵列的位宽，如图三所示是DDR2和DDR3的预存取过程，可以看到，因为预存取从4比特提升到了8比特，所以相同的总线频率和数据率下，DDR3的核心频率是DDR2的一半。核心频率降低，可以减小功耗，减少发热量，提升内存工作稳定性。而同样的内存核心频率下，DDR3的总线频率和数据率是DDR2的一倍。
图三 DDR2和DDR3的预存取过程
/3 
