验证嵌入式系统中的电源完整性时有两个主要考虑因素:各种电源转换器的运行和配电系统的完整性。这两个考虑因素的相对重要性部分取决于所使用的电源系统架构。在具有集中式多输出交直流电源的系统中,电源资质相对更为重要。本系列之前的常见问题解答重点关注“如何验证交流/直流电源性能”。此常见问题解答将重点关注影响配电系统完整性的因素,特别是在使用分布式电源架构 (DPA) 的系统中。
DPA 中使用相对高压的配电总线向各个子系统供电。配电总线电压的范围可以从 12Vdc 到 720Vdc 甚至更高,具体取决于系统的尺寸和功能。DPA 已在计算机服务器、电信和其他嵌入式设备中使用多年。最近,DPA 已在运输和机器人系统中得到应用。
分布式电源架构用于越来越多的应用,从计算机系统到运输和机器人。(图片来源:维科尔)
上图显示了可用于汽车或机器人应用的中型 DPA。48Vdc 主电源总线可以直接为各种功能的电机供电,例如汽车中的泵和风扇或机器人中的动力。48Vdc 配电电压可下变频至 24Vdc 至 44Vdc 之间的电压,以驱动各种 LED 照明、摄像头、激光雷达等。它可以转换为 12Vdc,为用于各种数字和模拟功能的中间配电总线供电,并带有用于为“计算机”部分中的功能供电的附加非隔离负载点 (PoL) DC/DC 转换器。
随着 DPA 电压越来越低,确保电源完整性 (PI) 的挑战变得越来越重要和困难。特别是在上图的计算机部分中,ASIC 和 FPGA 等数字 IC 可能需要 1Vdc 或更低的电压以及高达 100 安培的电流。在这些级别上,PI 是一个严峻的挑战。
配电网络阻抗
在嵌入式系统中,PI 分析是系统设计的一个重要方面,而分析配电网络 (PDN) 阻抗是该分析的关键部分。PI 分析确定所需的电压和电流是否准确地传递到负载。PI 由几个相关元素组成,从芯片开始,到芯片封装,到电路板 (PCB),最后到系统级。为了确保 PCB 上的 PI,需要优化四个 PDN 性能因素:
- 各种芯片电源引脚处的电压纹波必须在规格范围内(通常在 1V 左右的+/-50 mV 变化范围内)
- 必须控制地面弹跳。地弹有时称为同步开关噪声或同时开关噪声 (SSN) 或同时开关输出 (SSO)。
- 保持电磁兼容性(EMC)并控制电磁干扰(EMI)。配电网络通常是 PCB 上最大的导体组之一,会对 EMC 和 EMI 产生显着影响。
- 控制并最小化各个 PoL 和负载之间的直流电压降。ASIC、FPGA、MCU 和其他大型数字 IC 的电源需求可以在低于 1Vdc 的 VDD 电平下从 1 安培快速波动到 100+ 安培,电压裕度为数十毫伏。
控制 PDN 中的各种阻抗对于系统正常运行至关重要。动态电流变化是一个特别重要的考虑因素。动态电流变化通常远大于 PoL(下图中称为 VRM 或电压调节器模块)可以提供的变化,并可能导致拉低电源轨上的电压或导致电压尖峰,从而产生电压纹波。去耦电容器的尺寸必须适当,才能满足不断变化的电流需求。设计人员应仔细检查为各种 PoL 指定的最大输出电容。电容太大会降低电源转换器的性能。
具有运行频率的典型配电网络(图片:维基百科)
如上图所示,电压纹波频域在 PDN 中的不同点发生变化。最高频率是通过芯片本身的去耦来处理的。封装中通常可处理高达 100MHz 的中频。低于 100MHz 的频率通常由 PCB 设计人员结合使用平面电容和去耦电容器。
由于 PDN 中各个点的频率范围不同,因此使用了不同类型和尺寸的电容器。控制(最小化)去耦电容器的寄生电感是一个重要的设计考虑因素。寄生电感会在特定频率下产生阻抗尖峰。由于电容器的物理尺寸会影响其寄生电感,因此通常建议设计人员尽可能使用较小的电容器。最小值的电容器应直接放置在 IC 引线附近。
每个设计都有一个阻抗目标,动态电流产生的纹波在该目标范围内。目标阻抗与各种频率和动态电流的预期水平有关。在设计高性能 PDN 时,通常采用仿真来确保达到目标阻抗。根据具体情况,可以使用 SPICE、EDA 软件工具,甚至芯片和/或电容器供应商提供的仿真工具来完成仿真。
噪声和抖动表征
当今的高速数字系统需要低抖动振荡器和时钟。一个重要的考虑因素是这些振荡器和时钟在系统的非理想 PDN 中如何执行。通常需要 100 fs 或更好的抖动性能(针对 12kHz 至 20MHz 积分范围)。与可以在设计过程中模拟的目标阻抗不同,需要测量噪声和抖动。虽然理想的 PDN 将提供最佳的噪声和抖动性能,但仍需要对实际系统性能进行测量。
50Hz 到几 MHz 的频率范围通常用于测量电源线频率和 DC/DC 转换器电源开关频率的电源抖动抑制。测试是通过在直流轨电压上叠加给定频率的正弦扰动来完成的。相位噪声线相对于电源轨干扰电压电平(也以 dBm 为单位)的量(以 dBm 为单位)是干扰频率处的 PSNR。在多个频率下进行测试,以生成所需频率范围内的 PSNR 曲线。
电源轨排序
当今大多数高性能数字 IC 都使用多个严格调节的电压轨。各种电压轨还需要以一定的速率和一定的顺序加电和断电。违反供电要求可能会导致 IC 闩锁和/或降低设备的长期可靠性。电源排序的三种最常见实现是顺序、比例和同步:
- 顺序排序为每个电源轨按顺序向上和向下供电。通常,在下一个轨道启动之前,各个轨道都可以达到其运行水平。
- 比率测序同时为各个轨道供电,每个轨道同时达到调节。为了保持差分电压比恒定,较高的电压轨具有较高的转换速率。
- 同时排序同时为电源轨供电,并且电源轨具有相同的转换速率,从而最大限度地减少了各个电源轨之间的电压差。
典型电源排序方法的示例。(图片:英飞凌)
除了电压轨排序之外,一些器件还需要电压单调上升。对于单调上升,电压线性上升(不一定以恒定速率)并且在任何点都不会下降。当负载在启动期间的某些点拉出电流尖峰时,可能会发生非单调电压增加。为了防止电压下降,PoL 需要快速响应负载所需的任何电流尖峰。
电压 A 单调上升,电压 B 则不然。(图片来源:Analog Devices)
信封追踪
5G 等无线通信系统的信号具有较高的峰均功率比 (PAPR)。高 PAPR 值会导致功率放大器 (PA) 效率显着降低。平均功率跟踪 (APT) 和包络跟踪 (ET) 的开发旨在提高从基站到手机等各种无线电应用中 PA 的功率效率。
与固定偏置电压(红线)相比,平均功率跟踪节省了深灰色区域所示的能量,包络跟踪将 APT 节能与浅灰色区域所示的额外节能结合起来。(图片来源:德州仪器)
APT 提供了更简单、更粗略的调整。APT根据相对较大的时间片改变PA的直流电压。PA 的输出是平均功率的函数,但经过优化以限制(或消除)削波 RF 信号峰值。
ET 比 APT 更快、更准确、更复杂。ET 根据 PA 的输入信号实时调整 PA 直流电压。ET的实现需要专用的电源控制模块。APT 和 ET 都使用硬件和软件控制的组合来调节 PA 的电压供应,以降低总体功耗,从而减少热量产生并提高运行效率。
电力系统设计是系统设计中重要而复杂的部分。本常见问题解答系列首先介绍交流电源测量基础知识,然后考虑如何验证交流/直流电源性能。此总结性常见问题解答深入探讨了在验证嵌入式系统中的电源系统完整性时需要考虑的一些细微差别。