1、CPLD结构与工作原理
Lattice公司ispLSI系列的CPLD产品为例详细介绍：
PLD基本结构：
（1）与阵列固定，或阵列可编程，如EPROM；
（2）与阵列和或阵列都可以编程，如PLA；
（3）与阵列可以编程，或阵列固定，如PAL。
PLA与 PROM的比较：
PAL结构： PAL的常用表示：
GAL16V8结构：
CPLD的内部结构：
可编程逻辑块：CPLD的主要组成部分，用以实现系统逻辑功能的配置；
I/O模块：实现CPLD输入/输出信号的引脚驱动及电平匹配；
可编程互联通道：实现CPLD内部各个功能模块的互联通信。如下图：
Lattice公司的isp系列器件主要包括ispLSI和ispMACH系列：
ispLSI1000和ispLSI1000E系列为通用器件；
ispLSI2000系列的器件适用于高速系统的设计；
ispLSI3000系列的器件适用于复杂系统设计，集成度高、速度高；
ispLSI5000系列的器件为68bit超宽输入系列；
ispLSI6000系列的器件在结构上增加了存储器；
ispLSI8000系列器件是多寄存器超大结构。
ispMACH系列器件的特征是超大、超宽、超快；
ispLSI1016 ：
通用逻辑模块GLB；输入/输出单元IOC；集总布线区GRP；输出布线区ORP；时钟分配网络CDN，如下图所示：
通用逻辑模块GLB：
输入/输出单元IOC：
集总布线区GRP：
ispLSI结构的中央是全局布线区(GRP)，它连接所有的内部逻辑：
提供高速的内部连线，可实现IOC到GLB或者GLB到GLB的互连。
特点是其输入输出之间的延迟恒定且可预知。
输出布线区ORP：
GLB和IOC之间的可编程互连阵列，可提高分配IO管脚的灵活性，简化布线软件，如下图所示：
时钟分配网络CDN：
用于产生5个全局时钟信号，分配给GLB和I/O用；
可将时钟专用GLB的4个输出送入时钟分配网络，以建立用户定义的内部时钟。
宏模块结构：器件采用的一种分块结构，如下图：
2、ispLSI器件的主要技术特性
Ultra-MOS工艺：
利用Ultra-MOS工艺生产的ispLSI器件具有高密度，高性能的特点。目前ispLSI系列器件的系统工作速度已达200MHz，集成度可达58000个逻辑门。
在系统编程功能:
所有的ispLSI系列器件均为ISP器件，具有在系统编程能力。 所谓“在系统可编程”是指对器件、电路板、整个电子系统进行逻辑重构和功能修改的能力，这种重构可以在制造之前，调试过程中，甚至在交付用户使用之后进行。
边界扫描测试功能:
边界扫描技术主要解决芯片的测试问题，借助一个4信号线的接口及相应的软件则可实现对电路板上所有支持边界扫描的芯片内部逻辑和边界引脚的测试。ispLSI器件中ispLSI 3000、 6000及8000系列器件支持IEEE1149.1.边界扫描测试标准。它们可以通过5个ISP编程管脚中的4个来传递边界扫描信号。
边界扫描电路结构：
边界扫描数据移位方式：
加密功能:
ispLSI器件具有加密功能，用于防止非法拷贝JEDEC数据文件。ispLSI器件中提供了一段特殊的加密单元，该单元被加密以后就不能读出器件的逻辑配置数据。由于ispLSI器件的加密单元只能通过对器件重新编程才能擦除，已有的解密手段一般不能破解，器件的加密特性较好。
短路保护 :
ispLSI器件采取了两种短路保护手段。首先，选用电荷泵给硅片基底加上一个足够大的反向偏置电压，这个反向偏置电压能够防止输入负电压毛刺而引起的内部电路自锁；其次，器件输出采用Ｎ沟道方式，取代传统的P沟道方式，消除SCR自锁现象。
3、ispLSI器件的编程
编程是指将EDA软件设计的熔丝图文件（JEDEC）写入PLD器件的过程（下载）。
ispLSI编程信号线：
ispEN：编程使能，低电平有效；
SCLK：时钟；
SDI：串行数据输入；
SDO：串行数据输出；
MODE：方式控制。
下载电路:
编程电缆又称为下载电缆，该电缆连接计算机的并行口和ispLSI芯片。电缆中有简单的控制电路。
Lattice公司的下载电缆：
多个器件的编程：
有并行和串行两种方式，但都需要在EDA软件的支持下完成。串行菊花链编程结构：
以Xilinx公司的Spartan 3E系列FPGA产品为例：
可配置逻辑块CLB；可配置I/O模块IOB；可编程互联资源IR：
可配置逻辑块CLB：每个slice内部包含两个4输入查找表LUT
4输入查找表LUT：
可配置I/O模块IOB：可配置I/O模块用来配置FPGA芯片引脚与外部模块通信信号的传输方向及输出信号的驱动电流大小。
FPGA的引脚可配置成：输入信号、输出信号、双向传输信号及高阻态。
可编程互联资源IR：可编程互联资源连接FPGA内部的各功能模块（如：IOB，CLB，交换矩阵、DCM、Block RAM等），实现各功能模块之间的通信。
Cyclone/CycloneII系列器件的结构与原理：
4、CPLD/FPGA产品：
Altera公司产品：低成本的Cyclone系列：Cyclone、Cyclone II、Cyclone III、Cyclone IV、Cyclone V等；中端的Arria系列：包括Arria GX、Arria II、Arria V等；高端的Stratix系列：包括Stratix、Stratix II、Stratix III、Stratix IV、Stratix V等
Xilinx公司：CPLD产品：CoolRunner、XC9500系列 ；低端Spartan ：Spartan2、Spartan2E、Spartan3、Spartan3E、Spartan3A、Spartan6 ；高端Virtex：有Virtex2、Virtex2P、Virtex4、Virtex5、Virtex6、Virtex7系列。
Lattice公司：CPLD产品有ispMACH 4000ZE、MachXO、MachXO2系列 ；LatticeECP3、LatticeECP2/M、LatticeSC/M、LatticeXP2等系列
紫光同创：紫光同创的PLD产品分为三大系列：Titan、Logos（FPGA）和Compa（CPLD）系列。Titan系列是第一款国产具有自主产权的千万门级高性能FPGA产品，其中Titan-2系列FPGA支持高速SERDES、PCIe Gen3、DDR3/4等高性能模块及接口。Logos系列FPGA采用先进成熟工艺和全新LUT5结构，集成RAM、DSP、ADC、SERDES、DDR3等丰富的片上资源和I/O端口。
安路科技：安路科技FPGA有SALEAGLE和SALELF两大系列。SALEAGLE系列又分EG4和AL3两个系列。AL3系列FPGA有5种器件，定位于低成本、低功耗可编程市场。EG4是安路科技推出的“猎鹰”系列产品，有丰富的逻辑、DSP、BRAM、高速差分I/O端口等资源。SALELF系列FPGA共有3代产品，单芯片方案，即时启动，无须外部Flash，支持OTP模式，55nm工艺，部分产品内嵌硬核MCU。
高云半导体：高云半导体FPGA有晨熙系列、小蜜蜂系列、Arora-V系列和GoBridge系列等。晨熙系列采用55nm SRAM工艺，具有高性能DSP、高速LVDS（低电压差分信号）接口及丰富的B-SRAM（块状SRAM）资源，适用于高速、低成本的应用场合。晨熙系列主要有GW2A、GW2AR、GW2AN等产品。
5、CPLD与FPGA比较
CPLD相对FPGA内部逻辑资源较少，且价格便宜；
FPGA内部资源多，并可嵌入微处理IP核；
CPLD结构适合于组合逻辑设计，FPGA适合于时序逻辑设计。
CPLD内部逻辑单元间的连线为连续式布线，信号延迟时间可预测，而FPGA内逻辑单元间信号延迟不可预测。
CPLD保密性好，FPGA保密性差。
器件速度及功耗的选择。
/1 
