学习fpga verilog语言已经三四年了，会一些简单的控制，其他懵懵懂懂，现在就想知道高级一些的设计师 在写verilog的时候 有啥体会