咨询一下LVDS相关的问题_模拟技术-面包板社区

楼主

咨询一下LVDS相关的问题

用户567786

6 主题
9 帖子
159 积分

身份：LV1 技术小白

E币：119

发消息

 5863

 3

发表于 2019-3-1 15:44:46

显示全部楼层

我用FPGA跟一个ADC通过LVDS进行通信，FPGA规定用LVDS时，相应BANK的电压为2.5V，这样出来的LVDS信号的共模电压在1.2V左右，
而ADC使用的电源是1.8V,出来的L号共模电压在0.9V左右，
想问下这样直连有什么问题吗？

继续阅读本篇相关更多标签

LVDS

写原创有奖励！2024面包板原创奖励正在进行中

 举报



 

  12

热门资料

热门活动

【北京12.5号】无线前沿新技术与测试技术峰会

精密双向电流感应放大器设计方案

【有奖直播】提升毫米波信号测试精度

【50份好礼】首发直播：解密Keysight最新模拟信号源

【有奖直播】无线前沿新技术与测试技术峰会

技术文库

全部回复 3

193 主题
410 帖子
3100 积分

身份：LV5 资深技术员

E币：2719

发消息

法师

发表于2019-3-2 08:07:27

显示全部楼层沙发

最基本的LVDS器件就是LVDS驱动器和接收器。LVDS的驱动器由驱动差分线对的电流源组成，电流通常为3.5 mA。LVDS接收器具有很高的输入阻抗，因此驱动器输出的大部分电流都流过100 Ω的匹配电阻，并在接收器的输入端产生大约350 mV的电压。（电流源为恒流特性，终端电阻在100—120 欧姆之间，则电压摆动幅度为：3.5mA x 100=350Mv；3.5mA x 120=420mV。）
当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑“1”和逻辑“0”状态。
由逻辑“0”电平变化到逻辑“1”电平是需要时间的，由于LVDS信号物理电平变化在0.85---1.55V之间，其由逻辑“0”电平到逻辑“1”电平变化的时间比TTL电平要快得多，所以LVDS更适合用来传输高速变化的信号。其电压低，功耗也低。

>>资料：基于Xilinx Spartan-6的高速接口设计(2012-100例)

 回复

0 主题
19 帖子
1438 积分

身份：LV4 高级技术员

E币：714

发消息

用户1136505

发表于2019-3-5 09:33:04

显示全部楼层板凳

找元件的規格吧, 比如 Altera Cyclone IV 的 Device 就有資料, Vicm 接收端的
https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/cyclone-iv/cyiv-53001.pdf
at "1-14"

>>资料：基于FPGA的总线型LVDS通信系统设计