利用基于 SiC 的 MOSFET 提高电源转换效率                         
作者：Bill Schweber/Digi-Key            

随着电源要求、法规管制以及效率标准和 EMI 要求的日趋严格，电源越来越需要采用开关功率器件，因为开关功率器件效率更高且工作范围更宽。与此同时，设计人员持续承受着降低成本和节省空间的压力，面对这些需求，需要替代经典硅 (Si) 基 MOSFET 的产品。
碳化硅 (SiC) 现已成熟并发展到第三代，已经成为一种明智的选择。基于 SiC 的 FET 具有许多性能优势，其中最为突出的特点是效率更高、可靠性更好、热管理问题更少且占用空间更小。这些产品适用于整个功率谱，不需要彻底改变设计技术，不过可能需要一些调整。
本文对 Si 和 SiC 进行了简要比较，介绍了 Cree/Wolfspeed 的 SiC 器件示例，并说明了如何使用此类器件进行设计。

SiC 与 Si MOSFET 比较

首先要清楚了解相关技术和术语：基于 SiC 的 FET 是 MOSFET，就像之前的硅片一样。从广义上讲，其内部物理结构相似，二者均为三端器件，具有源极、漏极和栅极连接。
区别正如名称所示：基于 SiC 的 FET 使用碳化硅作为基材，而不仅仅是硅。业内许多人士将其称为 SiC 器件，而忽略了 MOSFET 部分。本文将其称为 SiC FET。
为什么使用 SiC 化合物作为材料？由于各种深层物理学原因，SiC 有三大电气特性与硅明显不同，每个特性均赋予其工作优势。此外，SiC 还有其他一些更微妙的差异（图 1）。
图 1：SiC 与 Si 和 GaN 固体材料的关键材料性能的大致比较。与 Si 相比，SiC 具有更高的临界击穿电压、更高的导热率和更宽的带隙。（图片来源：Researchgate）
这些优势包括：

  • 更高的临界击穿电场电压（约 2.8 MV/cm，Si 为 0.3 MV/cm），因而在给定电压额定值下工作时，可以使用更薄的层，大大降低导通电阻。
  • 更高的导热率，因而在横截面上可以实现更高的电流密度。
  • 更宽的带隙（半导体（和绝缘体）中价带顶部与导带底部之间的能量差，单位为 eV），使得高温下的漏电流更低。出于这个原因，SiC 二极管和 FET 常被称为宽带隙 (WBG) 器件。
其结果是，基于 SiC 的器件可阻断的电压比硅器件高出 10 倍左右，开关速度是硅器件的大约 10 倍，25°C 时的导通电阻只有硅器件的一半或更低。同时，它能在最高 200°C（硅器件为 125°C）的温度下工作，因而使热设计和热管理得以简化。

栅极驱动器对于实现所述优势至关重要
没有栅极驱动器，功率器件便无法工作。栅极驱动器将低电平数字控制信号转换为所需的电流和电压信号，并为功率器件提供所需的时序（同时还提供一些保护来防范大多数类型的外部故障）。对于 SiC FET，驱动器必须具备一些额外功能以达到如下目的：

  • 最大限度地降低传导损耗、开关损耗和栅极损耗。这些损耗包括关断和导通能量、米勒效应以及栅极驱动电流要求。关断能量可根据关断状态下的栅极电阻和栅源电压计算出来。为了减少这些损耗，必须从栅极抽取更多的电流。有一个办法是让驱动器在关断期间向栅极电压施加负偏压。类似地，减小栅极电阻可以降低导通能耗。
  • 最大限度地降低米勒效应及其负面影响；在某些情况和应用配置下，寄生电容可能会导致意外导通。米勒效应引起的这种导通会增加反向恢复能量并增加损耗。一种解决方案是让驱动器具备所谓的米勒箝位保护功能，从而在功率级开关期间控制驱动电流。
  • 以适当的电压提供所需的灌电流和拉电流。为使损耗最小，SiC 器件需要的正偏栅极驱动 (+20 V) 一般比硅基 MOSFET 高。SiC 器件可能还需要 -2 至 -6 V 的负 OFF 栅极电压。所需栅极电流根据栅极电荷 (Qg)、VDD、漏极电流 ID、栅源电压和栅极电阻进行常规计算来确定，典型值约为几安培。该电流必须具有足够的灌电流和拉电流额定值，其压摆率须与 SiC FET 的开关速度相称。
  • 对电路板和器件的寄生效应（包括杂散电感和电容）进行建模并使之最小化，以免在器件的较高开关速度下，这些寄生效应引起振荡、电压/电流过冲和误触发。硅 MOSFET 有一个较小的“尾”电流，充当阻尼器或缓冲器，可在某种程度上减少过冲和瞬时振荡。SiC MOSFET 没有这种尾电流，因此漏极电压过冲和瞬时振荡可能较高并造成问题。要减少这些寄生效应，需要特别注意电路布局问题，尽量缩短导线长度，并将驱动器放置在尽可能靠近其功率器件的地方。即使几厘米长也可能很重要，因为当 SiC FET 以较高开关速度工作时，这些杂散电感和电容的影响更为显著。减小瞬时振荡还有一个好处，那就是能够减少与器件的驱动侧和负载侧的高速开关相关的 EMI 的产生。
尽管驱动 SiC MOSFET 会涉及其他问题，但许多供应商为此设计了标准 IC，其特性可满足 SiC 器件的特定需求。请注意，在许多设计中，栅极驱动器和 SiC FET 必须与低压电路进行电隔离。这样可以通过光学、脉冲变压器或容性隔离技术并利用标准元器件来实现。隔离首先是为了安全，防止用户在电路故障时受到高压侵害。其次，很多电路拓扑（例如电桥配置）中的 MOSFET 本身不接地，因而需要隔离。

新器件所展现的性能和能力
Cree/Wolfspeed 于 2011 年 1 月推出了首款商业封装的 SiC MOSEFT CMF20120D（Wolfspeed 是 Cree 的电源和射频部门，该名称于 2015 年宣布），而 SiC 晶圆在几年前便已上市。其额定值为 1200 V/98 A，导通电阻为 80 mΩ（全部为 25°C 时的值），采用 TO-247 封装。这之后，Cree 很快推出了第二代 工艺，现在提供的则是第三代 SiC MOSEFT 指定 C3M 器件（图 2）。
图 2：Cree 的第二代（左） 和第三代（右）SiC 工艺结构的比较表明差异不大，但这些剖面图并未显示出最终的性能规格改进。（图片来源：Cree/Wolfspeed）
例如，C3M0280090J 是业界首批 900 V SiC MOSFET 平台之一。它针对高频电力电子应用进行了优化，包括可再生能源逆变器、电动汽车充电系统和三相工业电源（表 1）。
阻断电压900 V
+25°C 时电流额定值11.5 A
RDS(ON) (+25°C)280 mΩ
封装TO-263-7
栅极电荷总计9.5 nC
最高结温+150°C
反向恢复电荷 (Qrr)47 nC
反向恢复时间 (Trr)20 ns
        
表 1：Cree 的 C3M0280090J SiC MOSFET 优异特性表明其适用于可再生能源逆变器、电动汽车充电系统和三相工业电源。（表格来源：Cree/Wolfspeed）
除电压/电流规格外，该器件还针对低电容的高速开关进行了优化，采用低阻抗封装，具有驱动器源极连接（图 3），包括一个低反向恢复电荷 (Qrr) 的快速本征二极管，并且漏极和源极之间具有很宽的爬电距离（约 7 mm）。
图 3：Cree 的 C3M0280090J 采用低阻抗封装，具有驱动器源极连接。（图片来源：Cree/Wolfspeed）
利用此 900 V 平台可实现尺寸更小、效率更高的新一代电源转换系统，其成本与硅基解决方案相当，但性能规格更为出色。安全工作区 (SOA) 曲线概括了该 SiC FET 的能力（图 4）。当漏源电压 (VDS) 较低时，最大电流受导通电阻限制；在中等 VDS 时，该器件可在短时间内维持 15 A 的电流。
图 4：Cree 的 C3M0280090J 安全工作区曲线显示了其 IDS 与 VDS 能力的关系。（图片来源：Cree/Wolfspeed）
封装影响性能
Cree 还提供三款规格相似的器件——C3M0075120D、C3M0075120K 和 C3M0075120J，其差异主要是因封装不同而引起的（图 5）。
图 5：Cree 的 1200 V SiC FET 有三种封装，规格大致相似，但不完全相同。（图片来源：Cree/Wolfspeed）
这些数字描述的是数据，但具体应用就另当别论了。后缀为 D 的器件采用三端子封装 (TO-247-3)，而后缀为 K 的器件采用四端子封装 (TO-247-4)。这两款器件以及后缀为 J 的七端子器件均有开尔文源极引脚，它能降低栅极电路中 L×di/dt 引起的电压尖峰效应。这样一来，栅极和源极上便可施加更大电压，从而实现更快速的动态切换。当在接近额定电流的条件下测量器件时，结果表明开关损耗有可能降低 3.5 倍。

评估板、参考设计加速成功
尽管与千兆赫兹频率射频设计截然不同，但打造高性能电路以在更高的电压和功率范围下工作仍然需要注意细节。元器件和布局的每一个细微之处和特征都会被放大，实际电路对哪怕最小的问题和疏忽也不会宽宥。
为了帮助设计人员评估诸如 C3M0075120D 和 C3M0075120K 之类的 SiC FET，Cree 提供了 KIT-CRD-3DD12P 降压-升压评估套件来演示这些器件的高速开关性能（图 6）。它既支持 C3M0075120D 的三端子封装，也支持 C3M0075120K 的四端子封装（其余方面与前者相同）。设计人员可以测试和比较采用不同封装的 Cree/Wolfspeed 第三代 (C3M) MOSFET 的性能。
图 6：利用 KIT-CRD-3DD12P 评估套件，可以方便地评估三端子 TO-247 封装 C3M0075120D 和四端子 C3M0075120K 的性能。请注意，大散热器和环形电感器用于实现出色的散热性能。（图片来源：Cree/Wolfspeed）
该评估套件采用半桥配置，允许在上方和下方位置增加 MOSFET 或二极管，因此该板可配置为常见电源转换拓扑，例如同步降压或同步升压。它还允许在顶部或底部位置增加二极管，让用户可以评估异步降压或异步升压转换器拓扑。
此外，为了减少功率损耗，该套件配有一个由“铁硅铝磁粉”制成的低损耗电感器。这种磁性金属粉末也称为 Kool Mµ，由 85% 的铁、9% 的硅和 6% 的铝组成。它改进了关键磁性和温度参数的规格，可替代坡莫合金。
对于需要设计自己的栅极驱动器子电路的用户，Cree/Wolfspeed 还为这些第三代 SiC FET 提供了 CGD15SG00D2 栅极驱动器参考设计（图 7）。
图 7：CGD15SG00D2 栅极驱动器参考设计的顶部（左）和底部（右）；这是一个具有完整 BOM 的完整电路板，为用户评估三引脚与四引脚 TO-247 封装（使用相同 SiC MOSFET 芯片）的性能提供了条件。（图片来源：Cree/Wolfspeed）
CGD15SG00D2 的高级框图（图 8）显示了该参考设计的功能，包括光耦合器 (U1)、栅极驱动器集成电路 (U2) 和隔离电源 (X1)。光耦合器（5000 V 交流隔离）接受脉冲宽度调制 (PWM) 信号，并提供 35/50 kV/µs（最小值/典型值）的共模抗扰度。其他值得注意的特性包括：

  • 一个凹槽，用以增强印刷电路逻辑侧和电源侧之间的强制爬电距离规格，而且在电路板的初级电路和次级电路之间有 9 mm 爬电性能增强缝。
  • 一个 2 W 隔离电源，用以支持较大 MOSFET 在较高频率下工作。
  • 单独的栅极导通和关断电阻器，并带有专用二极管，支持用户定制和优化导通与关断信号。
  • 逻辑电源输入上的共模电感器可增强 EMI 抗扰度。
图 8：CGD15SG00D2 栅极驱动器参考设计的高级框图显示了其主要功能模块：光耦合器 U1、栅极驱动器 IC U2 和隔离电源 X1。（图片来源：Cree/Wolfspeed）
总结
在功率开关应用中，与传统 Si MOSFET 相比，Cree/Wolfspeed 的第三代 SiC MOSFET 在效率和散热能力方面具有明显的性能优势。当与合适的驱动器一起使用时，它们可为新兴及现有的应用提供可靠且始终如一的性能。