典型的时钟电路如下图所示，晶振两端分别并联接地电容（几十pf量级），输入输出端则接在芯片对应端口。晶振两端存在一个电压差（~8V），保证晶振正常工作。
360截图20210302213905925.jpg