LDO基本工作原理：LDO是Low Dropout Regulator的缩写，意思是低压差线性稳压器，下面是LDO的功能方框图，LDO 主要包括三个组成部分（见图 1）：带隙基准、误差放大器和导通场效应晶体管 (FET)。大致的工作原理就是：带隙基准电压Vref和反馈电压FB（VOUT通过两个电阻分压）分别接在误差放大器的反向和正向端，然后输出误差量，再通过MOS drive调整输出电压大小，达到输出稳定电压。当输出电压增大时，FB增大，放大器输出电压增加，PMOS管的G极电压增大，Usg减小，PMOS的输出电流和电压较小，形成了一个负反馈系统。
图1 LDO功能方框图
LDO选型参数
输入电压：规定设计输入电压范围，需要根据电路的输入电压或者DCDC芯片的输出电压的最大值来确定选择合适的电压范围的LDO产品。
静态电路IQ：静态的定义为“非活动或休眠的状态或阶段”。因此，静态电流 IQ 是系统处于待机模式且在轻载或空载条件下所消耗的电流。静态电流通常会与关断电流相混淆，关断电流是指设备处于关闭状态但系统仍与电池相连的情况下所消耗的电流。不过，这两种参数在任何电池电流消耗低的设计中都很重要。
对于大部分时间都处于待机或关机模式的电池供电产品的应用，如智能手表、健身追踪器、甚至手机中的一些模块常常会处于上述一种状态。对于健身追踪器而言，若显示屏未一直处于运行状态，则意味着其系统始终处于待机模式，等待被唤醒。这表示用于稳压的 LDO 的静态电流将对电池寿命产生重大影响。
关闭功耗：英文Shut down Current，使能脚拉低，VOUT=0V时，VIN上消耗的电流即为关闭功耗，一般在1uA以内，越小越好。
电源纹波抑制比：英文PSRR，这个参数越大越好，代表抑制输入纹波的能力越强，一般SPEC给出的是1KHz下的值，如：68dB@F=1KHz，LDO的最大的优点之一是它们能够衰减开关模式电源产生的电压纹波，所以一般在100K到1MHz之间的PSRR非常重要，这也是为什么我们经常看见DC-DC后面搭配一个LDO使用，敏感的模拟电源AVDD上，如ADC，Camera等，选择高PSRR的LDO。PSRR是一个和频率密切相关的参数，需要根据前端的DCDC的输出纹波频率查看到对应的PSRR值。
图2 PSRR和频率关系
在电路设计中增大输出电容有利于提高电路的PSRR，如下图3
图3 影响 PSRR 的因素
输出电流：设计时预留50%的余量，实际运用过程中，输出电流的大小和输入输出电压，器件的封装热阻，PCB的散热布局，环境温度等都有关系。
输出电压：分为可调和固定，根据实际情况选择在，一般最好选择固定的。如果选择可调，需要增加添加前馈电容器Cff也来降低电路的噪声和PSRR。
图4 使用前馈电容器的 NMOS LDO
输出电压精度：一般是2%，还有5%的。需要根据后端负载的最大承受电压来选择输出电压的最大值。
耗散功率：使用时LDO的消耗的功耗不能超过这个值，否则LDO可能会损坏。
输出自放电：带自放电功能的LDO，能尽快泄放输出电容上的能量，保证LDO尽快关闭，下次开启是从0电压。坏处是如果外部有电压加到或者串到VOUT上，因为VOUT上的Rdischg电阻，会有一定的耗流产生，确定不会有串电到VOUT上用带自放电的LDO比较好。
在LDO关闭时，下图中标注的MOS管会自动打开，VOUT通过Rdischg对地放电，有的LDO框图中没有画这个自放电电阻，但是也是带自放电功能的，自放电电阻大小可以通过RC放电公式进行计算。
图5 带自放电的LDO
软启动：带软启动的LDO可以有效的控制电流，使输出较平缓的上升。实际测试LDO的上电瞬间，VOUT起来是比较平缓的，并没有电压过冲。有效保护后端的电路，仿真浪涌对后端电路或者负载造成损坏。
LDO效率：LDO效率的计算公式为：
图6 效率计数公式
输入电流等于输出电流加上静态功耗，根据以上公式，当LDO处在轻载时，IQ就非常重要，IQ越小，效率就越高。
动态负载调整（∆VOUT）：指的是输入电压一定，输出电压随负载电流变化而产生的变化量，当负载电流变化缓慢时，一般LDO能保持LDO恒定不变。当负载电流快速变化时，输出电压就会随之改变。这个输出电压的改变量决定了负载瞬态性能，这个值越小越好。
图7 动态负载调整
线性瞬态响应：在负载一定的时候，输出电压随着输入电压改变而产生的变化量。这个值越小越好。
图8 线性瞬态响应
压差（Dropout Voltage）：指保持电压稳定所需要的输入电压和输出电压之间的最小差值。当输入电压为VIN1，输出为VOUT1，缓慢降低VIN1，当输出降低到VOUT1的98%时，此时输入电压为VIN2，那么Vdrop=VIN2-VOUT1*98%，Vdrop越小越好，意味着低功耗高效率。
压降主要由 LDO 架构决定。为说明原因，让我们来了解一下 P 沟道金属氧化物半导体(PMOS) 和 N 沟道 MOS (NMOS) LDO，并对比其工作情况。
PMOS LDO图下图所示为 PMOS LDO 架构。为调节所需的输出电压，反馈回路将控制漏-源极电阻 RDS。随着 VIN 逐渐接近 VOUT(nom)，误差放大器将驱动栅-源极电压 VGS 负向增大，以减小 RDS，从而保持稳压
图9 PMOS LDO
但是，在特定的点，误差放大器输出将在接地端达到饱和状态，无法驱动 VGS 进一步负向增大。RDS 已达到其最小值。将此 RDS 值与输出电流 IOUT 相乘，将得到压降电压。
请记住，随着 VGS 负向增大，能达到的 RDS 值越低。通过提升输入电压，可以使 VGS 值负向增大。因此，PMOS 架构在较高的输出电压下具有较低的压降。图 3 展示了此特性。
图10 压降电压与输入电压关系图
NMOS LDO NMOS 架构如图 4 所示，反馈回路仍然控制 RDS。但是，随着 VIN 接近 VOUT(nom)，误差放大器将增大 VGS 以降低RDS，从而保持稳压。
图11 NMOS LDO
在特定的点，VGS 无法再升高，因为误差放大器输出在电源电压 VIN 下将达到饱和状态。达到此状态时，RDS 处于最小值。将此值与输出电流 IOUT 相乘，会获得压降电压。
不过这也会产生问题，因为误差放大器输出在 VIN 处达到饱和状态，随着 VIN 接近 VOUT(nom)，VGS 也会降低。这有助于防止出现超低压降。
偏置 LDO很多 NMOS LDO 都采用辅助电压轨，即偏置电压 VBIAS，如图 5 所示。
图12 带偏置电压轨的 NMOS LDO
此电压轨用作误差放大器的正电源轨，并支持其输出一直摆动到高于 VIN 的 VBIAS。这种配置能够使 LDO 保持较高 VGS，从而在低输出电压下达到超低压降。
有时并未提供辅助电压轨，但仍然需要在较低的输出电压下达到低压降。在这种情况下，可以用内部电荷泵代替 VBIAS，如图 6 所示。
图13 带内部电荷泵的 NMOS LDO
电荷泵将提升 VIN，以便误差放大器在缺少外部 VBIAS 电压轨的情况下仍可以生成更大的 VGS 值。
除了架构之外，压降还会受到其他一些因素的影响，如表 1所示。
图14 影响压降的因素
使能pin的高电平电压的最小值：如果您希望延长电池寿命，配备使能或关断引脚是一个简单的解决方案。智能手表、健身追踪器、手机甚至无人机都可以采用此解决方案延长电池寿命。在此处提及的所有消费类电子产品中，无人机处于待机模式的时间非常短，因为它们通常只会在飞行前后处于空闲状态。通过关闭与飞行所不需要的模块
相连的 LDO，也可以延长电池寿命。这个就需要选择一个合适的使能电平来开关LDO的状态。在设计的时候就需要关注其CPU的控制电平是否能大于LDO的使能pin的高电平。如下图参数就需要选择一个大于1.6V的IO口控制，为了保证能有效关断需要在使能pin的输入端增加个10K-1OOK的下拉电阻。
图15 使能pin电平值
输入输出电容选择：现在一般LDO输入输出各加一个1uF陶瓷电容即可，大多数 LDO 结温范围通常为 -40°C 到 125°C。根据此温度范围，X5R 或 X7R 电容器是理想选择。ESR也会影响LDO系统的稳定性，根据SPEC来选择合适ESR的电容。提高输出电容的容值，可以提高LDO的瞬态响应性能，缺点是会延长启动时间。选择陶瓷电容同时需要注意电容的直流偏置降额。
图16 电容与直流偏置电压和电容器尺寸的关系
常见的 LDO 应用可能是从 3.6V 电池获得输入电压，然后将其降低，为微控制器 (1.8V) 供电。如果我们使用 10µF X7R 陶瓷电容器，0603 封装。我们来确定一下此应用中上述电容器的实际电容值：
• 直流偏置降额：从制造商提供的电容器直流偏置特性图表（图2）可以看出，直流偏置电压为 1.8V 时，电容值为 7µF。
• 温度降额：基于 X7R 编码，如果在 125°C 的环境温度下应用此电容器，电容值会另外下降 15%，此时的新电容值为 5.5µF。
• 制造商容差：考虑到 ±20% 的制造商容差，最终的电容值为3.5µF。
可以看出，在上述条件下应用电容器时，10µF 电容器的实际电容值为 3.5µF。电容值已降低至标称值的 65% 左右。显然，上述所有条件并非对任何应用都适用，但务必要了解将电容器用于实际应用时电容值的范围。尽管 LDO 和电容器乍看起来似乎很简单，但还有其他因素决定着 LDO 正常工作所需的有效电容。
LDO封装选择：选择 LDO 时要考虑的最重要特性之一是其热阻 (RθJA)。RθJA 呈现了 LDO 采用特定封装时的散热效率。RθJA 值越大，表示此封装的散热效率越低，而值越小，表示器件散热效率越高。封装尺寸越小，RθJA 值通常越大。
建议的 LDO 工作结温介于 -40°C 至 125°C 之间；同样，可以在器件数据表中查看这些值。这些建议的温度表示器件将按数据表中“电气特性”表所述工作。可以使用公式 1 确定哪种封装将在适当的温度下工作。
图17 不同封装对应的热阻
图18 结温和功率计数公式1
其中 TJ 为结温，TA 为环境温度，RθJA 为热阻（取自数据表），PD 为功耗，Iground 为接地电流（取自数据表）。
下面给出了一个简单示例，使用 TPS732 将 5.5V 电压下调至3V，输出电流为 250mA，采用 SOT-23 和 SOT-223 两种封装。
PD=[(5.5V-3V) x 250mA] + (5.5V x 0.95mA) = 0.63W
SOT - 23: TJ = 25°C + (205.9°C/W x 0.63W) = 154.72°C
SOT - 223: TJ = 25°C + (53.1°C/W x 0.63W) = 58.45°C
结温为 154.72°C 的器件不仅超过了建议的温度规范，还非常接近热关断温度。关断温度通常为 160°C；这意味着器件结温高于 160°C 时会激活器件内部的热保护电路。此热保护电路会禁用输出电路，使器件温度下降，防止器件因过热而受到损坏。
当器件的结温降至 140°C 左右时，会禁用热保护电路并重新启用输出电路。如果不降低环境温度和/或功耗，器件可能会在热保护电路的作用下反复接通和断开。如果不降低环境温度和/或功耗，则必须更改设计才能获得适当的性能。所以选择一个合适的封装是必要的。
智能产品的LDO一般有SOT-23-3，SOT-23-5，DFN-1×1常用封装，根据产品的体积大小可以选择比较合适的封装大小的物料，比如穿戴设备尽量需要选择DFN-1×1小封装物料。
根据使用的电流大小选择合适的封装，比如小于300mA选择DFN-1×1比较合适，小于500mA选择SOT-23-5比较合适，用于LPDDR4X的SOC里面的控制器的VDDMEMQ供电需要500mA使用的封装为UTDFN-1.2x1.2-6L，用在SD卡需要做到SDR104性能就需要个800mA的LDO这个封装需要选择散热更好 DFN1612-8L封装物料。
噪声：要获得干净的直流电源，使用低压降稳压器 (LDO) 过滤前端DCDC输出的纹波电压并不是需要考量的唯一事项。由于LDO 为电子器件，它们本身会产生一定量的噪声。要生成不会影响系统性能的干净电源轨。
理想的 LDO 将生成没有交流元件的电压轨。可惜的是，LDO 本身也会向其他电子器件一样产生噪声。输出噪声（以每平方根赫兹的微伏数表示 [μV/Hz]）集中在频谱的低频端。此噪声主要来自内部基准电压，但也有一部分来自误差放大器、场效应晶体管 (FET) 和电阻分压器。跨频率查看输出噪声有助于确定所关注频率范围的噪声分布。例如，音频应用设计师关注的是人耳的可闻频率（20Hz 到20kHz），在此范围内，电源噪声可能会降低声音质量。选择具有低噪声特性的 LDO，尤其是音频和射频电路的模拟部分需要特别关注这个参数。
Layout设计:输入输出电容靠近LDO管脚放置，LDO和电容要使用同一铜层铺地，输入输出电容的地环路要短。
当功率耗散时，热量通过散热焊盘从 LDO 散出；因此，增大印刷电路板 (PCB) 中输入层、输出层和接地层的尺寸将会降低热阻。如图 1 所示，接地层通常尽可能大，覆盖 PCB 上未被其他电路迹线占用的大部分区域。该尺寸设计原则是由于许多元件都会生成返回电流，并且需要确保这些元件具有相同的基准电压。最后，接触层有助于避免可能会损害系统的压降。大的接触层还有助于提高散热能力并最大限度地降低迹线电阻。增大铜迹线尺寸和扩大散热界面可显著提高传导冷却效率。在设计多层 PCB 时，采用单独的电路板层（包含覆盖整个电路板的接地层）通常是个不错的做法。这有助于将任何元件接地而不需要额外迹线。元件引脚通过电路板上的孔直接连接到包含接地平面的电路板层。
图19 SOT-23 封装的 PCB 布局
转载自
网络，仅供学习交流使用，如有侵权，请联系删除。
/3 
