1、IIC协议的由来

IIC协议最早是在1982年由飞利浦公司设计开发的，它是一种两线制（SDL + SCL）的串行通行方式，它也是主从机之间通信的方式，在今天也是被广泛的应用在很多的产品设备上。

使用IIC协议进行数据通信的设备，它既可以作为主机又可以作为从机（支持多主多从），并且它是一种半双工的通信方式。

另外，IIC协议还是带有总线仲裁功能的一种通信协议！

2、IIC 协议的一些参数

IIC 作为一种通信的协议，它是包含了几个相关的特征参数的，如下所示：

注：IIC协议是一种半双工、同步的通信方式！

3、IIC 协议的通信速率

IIC可以支持的通信速率范围较大，可以很好的满足多种设备对于不同的通信速度的要求，常见的IIC支持的速率有以下几个：

1）普通模式（100kHz即100kbps）2）快速模式(Fm）（400kHz）3）快速模式+(Fs+)（1MHz）4）高速模式(Hs）（3.4MHz）5）超高速模式(UFm)（5MHz）

当然，以上标明的速率一般指的是硬件IIC的速率，对于通过软件模拟实现的IIC，它的速率是受到所使用的CPU的处理速度和性能影响的，不可以一概而论！

4、IIC 协议的接口

IIC 协议的接口有两个：一个是用于时钟同步的时钟线 SCL，另一个是用于数据收发的数据线 SDL。一般我们也称为串行数据线 SDA 和串行时钟线 SCL。

连接到IIC总线上的设备通过这两根线互相传递信息，SDA 和 SCL 都是双向线，可以互相之间进行信息的交互，但是这样的交互是半双工的，同一时刻只能有一个方向进行数据的操作，不能同时进行。

IIC设备上的两根通信线一般示意如下：

重要：一般IIC总线上都会接两个上拉电阻（如上图的R27、R28），阻值一般选择为4.7K，这两个上拉电阻有很大的用处：

1）提高总线的驱动能力2）让总线在空闲时处于高电平，保证下次能够快速启动传输

5、IIC 协议的时序图

IIC 协议的一次通信过程如下图所示：

IIC 协议的每部分分解介绍如下：

（1）IIC总线的起始信号

IIC总线发送启动信号的时序如图：

使用IIC协议进行通信是，首先要发送起始信号。

起始信号是需要时钟线SCL稳定的保持在高电位，SDA由高电位变化为低电位。启动信号发送完成之后就可以进行数据的发送了。

如果在一次通信过程中，有两台以上的设备同时发出了起始信号，都希望获得总线控制权的话，那么第一个发出起始信号的设备将获得总线控制权，作为主设备开始传输数据。这就是IIC的总线仲裁！

注意：起始信号由主机负责产生。

（2）停止信号

IIC总线发送停止信号的时序如图：

停止信号是在时钟线SCL为高电位的时候，数据线SDA由低电平变化为高电平。停止信号一般是在通信完成之后或者通信失败退出之后发送的。

注意：停止信号由主机负责产生。

（3）数据传输的有效性

数据的传输是在发送完成了启动信号之后便可以进行数据的传输了。

IIC数据传输的协议如下图：

IIC 协议要求在时钟信号SCL为高电位的期间，数据线SDA上的数据要保持稳定，不能发生变化（上图中1的位置）。只有在时钟信号SCL电位变低的时候，数据线SDA上的电平状态才能发生跳变。

每一个数据的bit位传输需要一个时钟脉冲，一次传输最多是8bit。

一个完整的传输过程的通信时序如图：

通信开始时，最开始发送的都是地址帧。比如，一个7Bit的地址，首先发出的是最高位，即读写位（1-读，0-写），用于指示当前的通信是读操作还是写操作。

（4）应答（ACK / NACK）

IIC 协议帧的第9位是应答位（ACK/NACK）。所有帧（数据或地址）都是一样的。一旦发送帧的前8位，接收设备就可以控制数据线SDA进行应答。

如果接收设备在第9个时钟脉冲没有将SDA线拉低进行应答，则可能是接收设备没有接收到数据，或者出现错误。在这种情况下，主机需要决定该做什么样的处理（一般考虑重发或者退出）。

注意：SCL时钟信号由主机负责产生。数据的发送是高位先发的！

6、IIC 总线的仲裁

IIC 总线仲裁指的是什么呢？

IIC总线支持多个主机同时在总线上发送数据，但是同一时刻只能有一个主机传送数据。因此必须要通过某些手段来决定哪个主机获得总线的控制权，其它的没有获得主机控制权的设备就只能进行等待，直到获得总线控制权才能进行数据的传输。

IIC总线仲裁的方式有两种：时钟同步、仲裁。它们分别如下：

（1）时钟同步

时钟同步是通过时钟线SCL来实现的。在时钟信号SCL由高到低的切换过程中，IIC器件会开始数自身的低电平周期。当主器件的时钟信号变为低电平的时候，它会使SCL线保持这个电平状态直到达到高电平。假如这个时候有另外一个器件的时钟依然是处于低电平的周期，这个时钟的低到高的变化不会改变SCL线的状态。

因此，SCL线被有着最长的低电平周期的器件占有总线的控制权，而这个时候低电平周期短的器件会进入高电平的等待状态，直到当前的主器件释放总线控制权，自身能够获得总线控制权才会改变这些状态。

时钟同步的时序示意图如下：

（2）仲裁

仲裁和同步一样，都是为了解决多主机情况下的总线控制冲突。仲裁的过程与从机无关。

只有在总线空闲的时候主机才可以启动传输。两个主机可能在比较短的时间内在总线上同时产生一个有效的起始信号，这种情况下需要仲裁来决定由哪个主机占有总线控制权来完成数据传输。

仲裁是逐位进行，在每一位数据的仲裁期间，当时钟线SCL为高电平时，每个主机都检查数据总线SDA上的电平是否和自己要发送的相同。

这个过程需要持续很多位。理论上讲，如果两个主机所传输的内容完全相同，那么他们能够成功传输而不出现错误。但是，如果一个主机发送高电平但检测到SDA总线上的电平为低时，则认为自己仲裁失败并关闭自己的SDA数据线上的数据传输，而另一个主机则继续完成自己的传输。

IIC总线仲裁的时序示意图如下：

7、IIC通信的流程

每个IIC设备都通过唯一的器件地址进行识别，根据设备功能，他们既可以是发送器也可作为接收器。通信的流程如下：

1）IIC从机检测到IIC总线上的起始信号之后，就开始从总线上接收地址，之后会把从总线接收到的地址和自身的器件地址（通过软件编程）进行比较，一旦两个地址相同，IIC从机将发送一个确认应答（ACK），并响应总线的后续命令；2）发送或接收所数据；3）发送或接收完成之后，在收到应答信号ACK之后结束数据的传输。

此外，如果软件开启了广播呼叫，则IIC从机始终对一个广播地址 （0x00）发送确认应答。I2C模块始终支持7位和10位的地址。

（1）有关地址帧的发送

1）7 位地址的 IIC 通讯流程

7Bit地址的通信中，开始信号之后的第一帧是地址帧+读写位，刚好是8Bit的数据，直接发送，等待从设备应答之后便可以进行数据的通信。

2）10 位地址的 IIC 通讯流程（主机发送）

对于10-bit地的址设备，需要使用两个帧来传输10Bit的slave地址。

第一个帧的前5个bit固定为b11110xx，后接slave地址的高2位，第8位仍然是读写(R/W)位，接着是一个ACK位，由于总线上可能有多个10 Bit 从设备地址的高2bit相同，因此这个ACK可能由多有slave设备返回。

第二个帧紧接着第一帧发送，包含slave地址的低8位（7:0），接着该地址的slave回复一个ACK（或NACK）。

注意：10-bit地址的设备和7-bit地址的设备在总线中是可以并存的，因为7-bit地址的高5位不可能是b11110。

3）10 位地址的 I2C 通讯流程（主机接收）

8、模拟IIC的实现

注意：本文的代码仅用于个人学习使用，请勿擅自用于商业用途！

模拟IIC的实现是使用单片机的IO口模拟IIC的协议时序，实现IIC的通信。既然要使用单片机的IO口进行模拟，所以需要先进行一些定义

注：SDA、SCL修改为自己所使用的单片机IO进行设置即可。

（1）发送IIC起始信号

IIC 起始信号的代码实现如下：

（2）发送IIC停止信号

IIC 停止信号的代码实现如下：

（3）IIC的应答信号

（4）IIC 读取一个字节

（5）IIC 写一个字节