首先非常感谢面包板社区能够给我这次机会，让我可以在大学毕业后再次接触到模拟电路设计相关的研究内容，下面一起欣赏下书的封面与目录：
《模拟电路设计》相比于以往模拟电路相关教科书，是由作者领衔几位专家将第19届高级模拟电路研讨会上的论文进行通稿而出版的，所以行文较为分散，题目也对“模拟”进行了说明，包括鲁棒性设计、Sigma-Delta转换器、射频识别技术三个部分，以下分别说明：
1、鲁棒性设计
1.1 纳米CMOS技术中模拟集成电路的可靠性建模与设计
这篇文章重点介绍了如何利用分析工具以及相应的设计手段来解决在模拟集成电路中出现的变异性和可靠性问题，首先文章分析了由变异性和可靠性引起的电路性能退化，其实就是分析了电路失效的典型原因，包括在集成电路安装制造过程中的随机误差与随时间变化出现的电路失效（时变介质击穿、热载子注入、负偏压温度不稳定），随后对可靠性进行了建模分析，主要针对时变退化这一问题给出了建模计算的算法流程：
通过对时变退化这一问题进行建模，精确分析电路参数设置，使得在设计阶段就可以评估电路的可靠性问题，书中举例了一个LC-VCO的电路，通过模拟计算，在充分考虑变异性造成的可靠性失效情况下，预测出20%的电路在4个月内会产生失效，相比之前失效6个月的评估更加精确具体。最后，文章给出了解决变异性问题的电路设计方法，以往的设计都是通过冗余设计或者超安全设计来增加电路鲁棒性，但这些措施会增加功耗与面积，这些代价在设计中变的越来越不能让人接受，于是作者创新性的通过两种方法解决该问题，一种是在电路装配后，失配性就确定下来，所以可以通过预安装的手段进行得到补偿，说白了就是一些参数是在电路制作完成后再进行调试确定，而不是在设计之初就将其固定死，另外一种是针对时变退化，可以通过内部嵌入监测器来动态调整参数解决，这样其实与第一种方法有异曲同工之妙，以上便是该篇文章全部内容。
1.2 纳米CMOS技术中的统计变异性建模和模拟
文章总结归纳了变异性的来源，主要来自制造过程中电子和粒子的不连续性、原子尺度的不均匀性和物质的粒度等问题，具体包括随机离散掺杂（RDD）、浅边缘粗糙度（LER）、等效氧化层厚度（EOT）这三个参数的离散性，文章随后采用Glasgow统计三维器件模拟器模拟了先进CMOS期间的统计变异性，仿真及计算结果表明只有当人们能够将LER与EOT成功的缩减到需要的值时，才能使低于20nm的MOSFET继续得到发展，同时就统计变异来说，基于最小沟道宽度晶体管制成的SRAM是集成系统中最为敏感的部分，需要特别细心及创新的手段才能在未来的技术换代中从其尺度上获得最大效用。
1.3 纳米尺度模拟CMOS的高级物理设计
文章首先阐述了随着纳米技术的发展，模拟电路得以在45nm及其更高工艺节点进行生产制作，但是其可靠性评估却并没有随之产生巨大的发展，这就造成了“可靠性代差”，所以文章主要目的在于找到纳米集成电路设计中的有害因素，提出减少甚至解决物理设计问题的方法。
文章通过预布局模拟、后布局模拟、工艺变异性仿真获取尺度、电磁、应力、曝光变化、掩膜尺寸变化带来的可靠性影响。针对这些影响分别制定实施策略进行解决，包括削弱局部失配误差、对高频模拟器件通过限制器件宽度的取值范围和不同值的数量，增强模拟电流中器件图案的规则度、在精密电路中削弱长距离实配误差、加强互连物理设计，通过这些手段可以在设计阶段加入可靠性考虑，其实这篇文章方法的关键在于在器件设计过程中设立明确的限制，并增强布局物理设计中的规则性，虽然会额外花费一些时间，但与在验证阶段检测出的物理设计缺陷导致的设计返工所浪费的时间相比，已经可以忽律不计了。
1.4 高温高压应用环境下的健壮性设计
文章主要对电动车使用的器件进行了可靠性分析，现代车载电路要在高温环境下工作，需要具备极高的质量等级，现在诸如电子模拟器、可靠性模拟器这类工具都可以帮助设计者实现良好电路健壮性的目标。
针对汽车工业电动、混动汽车新发展对功率半导体器件提出的特殊需求，其工作环境温度为85-175，这就要求功率半导体器件在最大电流负荷下能够在175-200度内稳定工作，除温度外车规器件还在其他方面有所要求：
文章提出了通用的可靠性评估方法：
同时文章设计使用模拟仿真的方法，通过结合电-热仿真，运用老化模型对可靠性进行预测，实现对器件可靠性的精确把控，此外文章还提出系统性解决可靠性问题的思路，考虑器件的封装和互联，运用金属碳纳米管复合材料、增加封装内热管理进行温度控制，帮助进行温度传导。
1.5 CMOS技术中的辐射效应与加固设计
这篇文章是我在整个鲁棒性设计章节中比较感兴趣的，谈起辐射，大家第一想到的可能是太空，其实不止是太空，航空、核工业以及高能物理研究领域都会存在器件的抗辐照问题。这篇文章主要分析了CMOS技术中主要的辐照效应，以及通过加固设计解决辐照效应的方法。
对于辐射效应，其主要分为两类，叠加效应和单一事件效应（SEE），前者是指由电路生产期间半导体中电离效应（TID）或非电离效应（NIEL），引起的辐射缺陷，后者则是由单一电离粒子造成的受激电子沉积。CMOS器件对TID效应的敏感性主要来源于辐射引起的电子俘获效应，MOS的氧化层厚度越小，辐照效应越小。单粒子效应则是由于单一粒子的电离作用造成的集成电离电荷沉积，会影响电路的性能，如果单粒子的撞击干扰了存储器或者寄存器的逻辑状态，造成某一开关错误，这种情形就是单粒子翻转（SEU），同时由于CMOS技术中出现了相邻的n/p掺杂区，在集成电路上可以发现许多寄生npnp或pnpn结构，即所谓的晶闸管，这种结构会在由电离粒子撞击产生的电流下被接通，形成一个锁止的介于VDD和接地的低阻抗通路，这种通路只要不主动发现和消除就会一直损坏器件，这种效应便是单粒子锁定（SEL），SEU与SEL是宇航类器件最常见的指标，此外还有SEB，即单粒子烧毁，但这种只会发生于功率晶体管上。
对于加固方法，针对TID的加固策略是使器件避免在STI氧化层和p掺杂区产生漏电流，通过ELT NMOS晶体管和保护环的综合系统化的运用，通常被称为“辐射耐受布局技术”。针对单粒子效应，主要是通过增大器件对干扰电荷的容限，在敏感节点增加电容可以实现该目的，并且能有效防范质子和中子的电离，另外一种方法时改变单元的架构，降低甚至消除器件对于单粒子撞击产生的电荷沉积灵敏度，比如三选一表决方法:
针对SEL的加固，主要是应用倒退阱、STI这类成熟的技术。
这篇文章对整个辐照效应的说明比较完善，如果有想了解具体内容的读者可以仔细阅读下该篇文章。
1.6 智能功率高位开关电磁兼容设计
集成电路经常是各种干扰的源头，因为他们时长会存在电磁兼容性问题造成EMI影响·，抗电磁干扰正在成为一个IC设计界关注的话题，特别是IC的针脚与电缆束中的线缆直接连接时，这些线缆采集受电磁污染环境下的噪声，并将其传播开来，使整个系统出现失效。文章首先介绍了DPI的测量仿真技术，之后针对给定的DPI健壮性目标提出可行的设计方法。
为了测试量高位开关DPI的电磁干扰特性，使用了IEC 62132标准的集成电路-抗电磁干扰特性测量方法，文章系统的介绍了测试结构如下：
而后对高位开关的DPI测试进行了仿真分析，采用免疫性仿真方法发现和解决干扰性问题，如下：
最后文章提出了一个基于引脚阻抗控制的优化方法，并将其应用到了产品开发的过程中，仿真与测量结果验证了该方法的可行性，其设计的电路结构如下：
2 Sigma-Delta转换器
2.1 噪声耦合D-S模数转换器
文章主要关注了基于环路中量子噪声相关效应的噪声耦合应用，该问对此应用对总体信噪比的改善进行了论证，将这些技术与时间交织技术相结合，进一步完善了噪声成形技术与转换器带宽。
具体来讲其提出了几种具有高线性度和功率效率的带宽离散事件ADC，通过在架构上的有效改进以及电路实现，这几种ADC都获得了优异的性能，第一种ADC是一个经过改进的低失真调制器，其利用了内部噪声耦合，它相比于传统同阶数低失真调制器，通过在量化器前端与噪声耦合分支共享动态加法器运放，故所需的运放数量更少，该原型ADC实现了高线性度数据转换，在1.9MHz的信号频带中实现了最好的功率效率。
第二种调制器为噪声耦合事件交织调制器，这类调制器增强了噪声成形和健壮性表现，使其具备了带宽低功率的优异性能，另外该调制器中的耦合噪声能够将THFD值降低到比其他宽带ADC更低，其SQNR值达到了传统三阶调制器-4比特量化器组合的理论最大值。
2.2 甚低过采样率S-D转换器
该文章焦点为降低采样率问题，此技术可以将S-D拓扑技术进一步的逼近AD转换器的奈奎斯特采样频率极限，从而最终获得更大的信号带宽，还提出了一个过采样率只有3的8阶Mash拓扑理论。
文章叙述的此8阶MESH结构调制器是文章最大亮点之一，包括增量转换器与其他转换器的比较、管线性能等价、取消输入采样和保持、采样结构几个部分，具体结构如下：
2.3 基于比较器的开关电容D-S AD转换器
该文论述了新趋势下的S-D拓扑理论，论述了基于S-D理论的比较器，与以往使用功耗较大的OTA不同，该章提出了使用比较器取而代之的方法。
在纳米CMOS模拟电路设计中的主要困难之一就是跨导放大器，由于供电电压低，晶体管的输出阻抗很小，这也使得高增益的实现变的十分困难，基于这个原因，人们通常会使用共源共栅叠加结构，然而较低的供电电压会限制输出的摆幅。对此，文章讨论了在没有OTA参与下如何组建开关电容滤波器，使用了一个比较器和电流源代替了OTA，由于增益和稳定性要素在要求上有很大区别，这样一个基于比较器的开关电容十分适用于纳米CMOS技术的应用。具体如下：
2.4 基于VCO的带宽连续事件S-D数模转换器
文章重点放在使用VCO来实现多位量化器，这种结构可以被看做是一个电压-时间转化器（VTC）和时间-数字转换器（TDC）的有效组合，并且可以在可接受的延迟和较低功耗和面积下实现高采样率，然而基于VCO量化器的一个关键缺点是它的非线性，这会阻碍实现高SNDR。文章研究了这种非线性影响，并阐述利用相位而非频率作为基于量化器输出中的关键变量，其影响在很大程度上可以被消除，文章还提供了几个使用基于VCO量化的20MHz带宽的连续时间ADC测量结果，对于一个简单的三阶ADC结构，以其使用频率作为关键变量，其SNDR为67dB，而对于一个更复杂的使用相位作为关键变量的四阶ADC结构，其SNDR为78dB。
2.5 带宽连续时间多比特D-S ADC
D-S拓扑结构是一种有效的ADC架构，这是由于信号处理的很大一部分是在数字域上进行的，模数转换是通过几个数模块进行的，下图是展示了一个1bit调制器的框图，通过将高效的数字信号处理操作和模拟电路耦合在一起，且模拟部分基本上没有匹配要求，而1bit结构有望实现nm技术工艺，因为1bitDAC在本质上是线性的，所以构件匹配并不是一个大问题。尽管如此，1bit调制器的应用，如在WLAN上应用的ADC，仍然面临着一些障碍，我们需要采用较高的过采样率（OSR）来满足信号量化噪声比的要求，而这会导致积分器和抽取滤波器的功耗增加。
另一种在不增加开关频率的前提下提高SQNR的方法是使用多层量化器和多比特反馈DAC，如下图，通过这种方式，由于多层量化器较小的量化噪声，环路滤波器中所需的噪声成形增益要求可以降低。多比特架构已成功运用在多MHZ的带宽设计中。
2.6 过采样数模转换器
通过使用过采样结构，高分辨率的数模转换器已成为几个重要新产品的发展目标。首先过采样DAC已在音频应用方面得到了发展，即在更高的采样频率下利用缩放技术处理更大的信号带宽。音频信道的整体结构如下：
当缩放技术使过采样M使用较高采样频率成为可能时，文章中所描述的概念就可以扩展到高带宽应用中，在这种情况下，面临的关键选择受到有限过采样频率的限制，这一受限的过采样频率用于数字部分，而以上制约是为了避免功耗进一步上升。
3 射频识别技术
3.1 RFID 一项在工业应用中蓄势待发的技术
文章对RFID的前世今生进行了详细的介绍，可以算的上是一篇综述，有想了解RFID的详细发展脉络的可以深度此篇。
射频识别（RFID）是 Radio Frequency Identification 的缩写。其原理为阅读器与标签之间进行非接触式的数据通信，达到识别目标的目的。RFID 的应用非常广泛，典型应用有动物晶片、汽车晶片防盗器、门禁管制、停车场管制、生产线自动化、物料管理。
RFID技术的基本工作原理并不复杂：标签进入阅读器后，接收阅读器发出的射频信号，凭借感应电流所获得的能量发送出存储在芯片中的产品信息（Passive Tag，无源标签或被动标签），或者由标签主动发送某一频率的信号（ActiveTag，有源标签或主动标签），阅读器读取信息并解码后，送至中央信息系统进行有关数据处理。
一套完整的RFID系统， 是由阅读器与电子标签也就是所谓的应答器及应用软件系统三个部分所组成，其工作原理是阅读器（Reader）发射一特定频率的无线电波能量，用以驱动电路将内部的数据送出，此时Reader便依序接收解读数据， 送给应用程序做相应的处理。 以RFID 卡片阅读器及电子标签之间的通讯及能量感应方式来看大致上可以分成：感应耦合及后向散射耦合两种。一般低频的RFID大都采用第一种方式，而较高频大多采用第二种方式。 阅读器根据使用的结构和技术不同可以是读或读/写装置，是RFID系统信息控制和处理中心。阅读器通常由耦合模块、收发模块、控制模块和接口单元组成。阅读器和标签之间一般采用半双工通信方式进行信息交换，同时阅读器通过耦合给无源标签提供能量和时序。在实际应用中，可进一步通过Ethernet或WLAN等实现对物体识别信息的采集、处理及远程传送等管理功能。
3.2 世界上最小的RFID芯片技术
文章介绍了Hitachi(日立)公司发布的世界上最小的RFID芯片。该芯片只有0.4x0.4 mm 大小。
芯片必须外接RFID天线才可以成为能够正常工作的RFID标签。该芯片在生产时已被内置了128位不可更改的UID识别码，当RFID标签受到无线电波的激发时，它将会将该UID码通过电磁场传输给识读器。该芯片使用了最新的SOI技术。硅绝缘体（SOI）是IBM开发的半导体制造技术，它使用单晶硅和二氧化硅来制作集成电路（IC）以及微芯片。SOI微芯片的处理速度往往比现在的互补金属氧化物（CMOS）芯片快30％，电源消耗减少80％，这使得SOI成为移动设备的理想选择。SOI微芯片没有掺杂，消除了大部分电容，使得SOI微芯片能够较快较冷的工作。
3.3 RF和RFID的低功耗模拟设计
RFID系统配备了一个主阅读器，可以与一个或多个RFID标签进行数据通信和采集。
文章主要介绍了一种无源的RFID标签芯片，此无源RFID标签由一根天线和无源集成电路组成，该集成模拟电路的基本功能器件包括整流器、射频和直流电源管理、数据接收器、后向散射调制器、非易失性存储器控制器和额外的子电路，具体结构如下:
3.4 一种双频带综合射频识别标签
文章展示了一种可支持EPCglobal HF和UHF标准的模拟前端，提出并讨论了一种平衡的天线到芯片的接口，其中包含一个整流器，两个二级电荷泵和两个DC/DC转换器，文章还展示了一种紧凑的、具备低功耗和低电压特性的2MHz松弛本地振荡器，其具有良好的电源性能和偏置抑制性能。
此外还提出了一种紧凑的UHF接收单元和一种具备良好控制性能的TxD HF负载调制器，其中仅包含单个分流/调制器晶体管，该方法成为了频率综合模拟前端领域的一颗新星。
3.5 印刷电子学-电路、产品和路线图的首次提出
随着可溶性半导体和导体的问世，对于印刷电子领域的开拓成为可能，人们通常将印刷电子学与有机电子学联系到一起，其特点是在设备和电路的基本部分使用有机材料。
印刷电子的主要优点是它的易用性，而不是印刷电路所改进的电气性能。作为一种新型平台技术，它可以使许多应用领域享受到低成本、轻薄、灵活以及高产量的电子产品。其最突出的应用有机太阳能电池、平板显示器和RFID等。该技术处于早期阶段，由于不完善的材料和工艺参数使其进一步的应用存在一些限制。在特殊应用中，第一类产品目前正在进入市场。高容量产品预计将在未来几年内推出，印刷电子并不会替代传统电子产品，但可以解决传统方案无法满足其在制造成本或组成因素上的严格要求时发挥的自身价值。
3.6 EPC兼容有机RFID标签
文章提出了一种与电感耦合无源64bit有机RFID标签相关的技术、设计和实现方法。该标签在一个强度为1.26A/m、13.56MHz的磁场中可实现全部功能。该射频磁场强度低于ISO标准中所规定的最小射频磁场强度。64bit应答器芯片采用414个OTFT，并且实现了787bit/s的数据速率。另外还在DC负载调制配置下对一种8bit应答器芯片进行了测量，该芯片可以在10cm的距离内进行读取操作，对于接近型阅读器来说这是接近卡读卡器的预期读取距离。
以上便是这本书的全部内容，整体阅读下来，更像是一本学术期刊的集合，只是把相同的研究内容放到了一起，更适合于开展相关研究的技术人员，不适合入门或者想全面了解相关技术的学生及非专业人员，最后再次感谢面包板社区的评测平台，让我能够读到这本涉及模拟电路的专业书籍。
/1 
