我之前在某个网页上看到有关Altium Designer 覆铜与导线或过孔的间距设置方法的文章，但是时间久远，忘记了出处及作者，如果该文的原作者看到，请联系我，我会注明出处，谢谢。
步骤如下：1、打开一个PCB文件，点击 设计-规则-Clearance-点击右键-新规则；
                2、在Clearance-1中点击 询问构建器；
                3、在条件类型/操作员中选择 object kind is，在条件值选择poly，点击确定；
                4、在设置界面，将Ispolygon改为Inpolygon，即把第二个字母s改为n（选中s改为n，不能删除）；
                5、更改完成，这时就可以更改约束里的最小间隔了。
注：这种方法的最小间距只改了覆铜与导线或过孔的间距。如果直接改默认Clearance会把引线和导线的间距也改掉，导致部分和引脚靠得近的导线报错。