1
先选择转换器，然后选择调节器、LDO、开关调节器等。并非所有调节器都适用。应当查看调节器数据手册中的噪声和纹波指标，以及开关频率(如果使用开关调节器)。典型调节器在100 kHz带宽内可能具有10 µV rms噪声。假设该噪声为白噪声，则它在目标频段内相当于31.6 nV rms/√Hz的噪声密度。
2
检查转换器的电源抑制指标，了解转换器的性能何时会因为电源噪声而下降。在第一奈奎斯特区fS/2，大多数高速转换器的PSRR典型值为60 dB (1 mV/V)。如果数据手册未给出该值，请按照前述方法进行测量，或者询问厂家。
3
使用一个2 V p-p满量程输入范围、78 dB SNR和125 MSPS采样速率的16位ADC，其噪底为11.26 nV rms。任何来源的噪声都必须低于此值，以防其影响转换器。在第一奈奎斯特区，转换器噪声将是89.02 µV rms (11.26 nV rms/√Hz) × √(125 MHz/2)。虽然调节器的噪声(31.6 nv/√Hz)是转换器的两倍以上，但转换器有60 dB的PSRR，它会将开关调节器的噪声抑制到31.6 pV/√Hz (31.6 nV/√Hz × 1 mV/V)。这一噪声比转换器的噪底小得多，因此调节器的噪声不会降低转换器的性能。
4
电源滤波、接地和布局同样重要。在ADC电源引脚上增加0.1 µF电容可使噪声低于前述计算值。请记住，某些电源引脚吸取的电流较多，或者比其他电源引脚更敏感。因此应当慎用去耦电容，但要注意某些电源引脚可能需要额外的去耦电容。在电源输出端增加一个简单的LC滤波器也有助于降低噪声。不过，当使用开关调节器时，级联滤波器能将噪声抑制到更低水平。需要记住的是，每增加一级增益就会每10倍频程增加大约20 dB。
5
需要注意的一点是，上述分析仅针对单个转换器而言。如果系统涉及到多个转换器或通道，噪声分析将有所不同。例如，超声系统采用许多ADC通道，这些通道以数字方式求和来提高动态范围。基本而言，通道数量每增加一倍，转换器/系统的噪底就会降低3 dB。对于上例，如果使用两个转换器，转换器的噪底将变为一半(−3 dB)；如果使用四个转换器，噪底将变为−6 dB。之所以如此，是因为每个转换器可以当作不相关的噪声源来对待。不相关噪声源彼此之间是独立的，因此可以进行RSS(平方和的平方根)计算。最终，随着通道数量增加，系统的噪底降低，系统将变得更敏感，对电源的设计约束条件也更严格。
要想消除应用中的所有电源噪声是不可能的，因为任何系统都不可能完全不受电源噪声的影响。因此，作为ADC的用户，我们必须在电源设计和布局布线阶段就做好积极应对。
下面是一些有用的提示，可帮助你最大程度地提高PCB对电源变化的抗扰度：
- 对到达系统板的所有电源轨和总线电压去耦。
- 记住：每增加一级增益就会每10倍频程增加大约20 dB。
- 如果电源引线较长并为特定IC、器件和/或区域供电，则应再次去耦。
- 对高频和低频都要去耦。
- 去耦电容接地前的电源入口点常常使用串联铁氧体磁珠。对进入系统板的每个电源电压都要这样做，无论它是来自LDO还是来自开关调节器。
- 对于加入的电容，应使用紧密叠置的电源和接地层(间距≤4密尔)，从而使PCB设计本身具备高频去耦能力。
- 同任何良好的电路板布局一样，电源应远离敏感的模拟电路，如ADC的前端级和时钟电路等。
- 良好的电路分割至关重要，可以将一些元件放在PCB的背面以增强隔离。
- 注意接地返回路径，特别是数字侧，确保数字瞬变不会返回到电路板的模拟部分。某些情况下，分离接地层也可能有用。
- 将模拟和数字参考元件保持在各自的层面上。这一常规做法可增强对噪声和耦合交互作用的隔离。
- 遵循IC制造商的建议。如果应用笔记或数据手册没有直接说明，则应研究评估板。这些都是非常好的起步工具。
来源：ADI
/3 
