abner_ma

  • 64 主题
  • 117 帖子
  • 960 积分
  • 身份:版主
  • 论坛新秀
  • E币:686

紫光FPGA EDA软件:Pango_Design_Suite使用介绍

2020-10-31 15:16:11 显示全部楼层

这就是编程Pango_Design_Suite软件。

    首先是软件安装,PDS_2019.1-patch2-win64.zip这个安装包也就700MB的大小,相比较xilinx的vivado和现在intel(altera)的Quartus动不动30个G左右的大小,实在是已经非常精简了。具体安装步骤在Pango_Design_Suite_Windows_Install_Guide.pdf这个文件里写的很清楚就不多说了。里面提到两个license,一个是PDS_license和OEM_license。PDS_license就是这个软件Pango Design Suite 的License。OEM_license是第三方组件的License。这两个License如何配置安装文件里也有详细介绍。我申请License时没搞清楚只申请了PDS_license。

      安装好软件配置好PDS_license,就可以打开软件了。点击 Open User Guide会进入按装目录下的doc目录。里面是介绍软件应用的一些问题,我首先看了Pango_Design_Suite_Quick_Start_Tutorial.pdf。快速的看完这个文件基本就可以操作了,新建工程或是打开demo工程应用。我首先打开了一个demo工程led_test。软件的布局和vivado基本类似所以比较熟悉。工程文件包括.v文件和约束文件.fdc。综合完成后的工程可以打开Physical Constraint Editor看一下引脚分配。要下载.sbit文件到开发板需要看一下Fabric_Configuration_User_Guide.pdf。

   接下来就是实际操作,给开发板上电,连上下载线。这时候软件电脑会自动安装驱动,第一次如果没安装上多试几次就行了。然后下载程序看到板子上流水灯动起来了。

打开后界面的基本内容,和altera,xilinx的软件的基本结构一样的。

咱们先看看约束文件。

约束文件。

create_clock -name {clk_150}  {t:pll_150_inst.u_pll_e1.CLKOUT0} -period {6.0.0} -waveform {0 3.0}      时钟约束一样的。

define_attribute {n:LED_Video_Ctrl_inst.sdram_read_write_sch_inst.para_write_en} {syn_maxfan} {30}
define_attribute {n:LED_Video_Ctrl_inst.sdram_read_write_sch_inst.sdram_data_write_en} {syn_maxfan} {30}

扇出设置,也没啥。

define_attribute {p:GCLK} {PAP_IO_DIRECTION} {Input}
define_attribute {p:GCLK} {PAP_IO_LOC} {N16}
define_attribute {p:GCLK} {PAP_IO_VCCIO} {3.3}
define_attribute {p:GCLK} {PAP_IO_STANDARD} {LVCMOS33}
define_attribute {p:GCLK} {PAP_IO_NONE} {TRUE}
define_attribute {p:GCLK} {PAP_IO_HYS_DRIVE_MODE} {NOHYS}

引脚属性配置,也是同一个标准。约束文件标准是一样的,没有特别需要注意的。

时序约束呢???这个真没有。不支持复杂的时序约束。

这里面的设置内容很少。可能需要设置的也就只有这一个吧。

有特别的设置,如果遇到了在说。还没遇到过。





最新评论

楼层直达:
我要评论
0
5
广告
关闭 热点推荐上一条 /6 下一条
快速回复 返回列表