我想只要是从事过射频工作的工程师们大部分都对传导杂散望而生畏吧，当认证遇到杂散不过，测试又要上千块一个小时的时候内心是多么的煎熬吧！！本文就带大家分析下如何解决传导杂散（谐波），全方位分析传导杂散的来龙去脉。
主要有以下几个方面几个方向 :
1. 降功率，这是最简单的
由上图可知，谐波是来自于组件的非线性效应[1]，当然PA 是最可能。同时也可看出，主频功率降了，其谐波功率也会跟着下降。依照经验，主频功率降个0.5 dBm，其二阶谐波大概就会差个2~3 dBm，当然三阶的就降更多了。假设GSM 850/EGSM 900 在PCL5 的Target Power 为32.5 dBm，可以调NV 或DAC，降成32 dBm 试试。
2. 若是高通平台，可以调NV。下图是PA_Enable、ANT_SEL、V_ramp 三条曲线 。

这三条曲线，对于谐波以及开关频谱，都会有影响，建议 PA_Enable 比 V_ramp早开启，而且最好能早一段时间。而 Ant_sel 可以比 PA_en 早开启，也可以比 PA_en晚开启，看怎样的 NV 值， 其谐波以及开关频谱会最低[2]。
3. 检查 DC Block由第一点的图可知，DC Offset 也是非线性效应之一，若流入 PA 跟 ASM，会使其线性度下降。除非是 PA 跟 ASM 已有内建 DC Block，否 则 PA 的 input 跟 output，都要摆放 DC Block，检查一下是否有放。

4. 在 PA 输入端，就将谐波砍掉，避免因为 PA 的非线性效应，使其谐波更加恶化。但这要看 PA input 的摆放零件，假设 PA input 只放一个串联的 DC Block，那只能自己额外放一个落地电容来砍谐波。以 GSM 850 为例，可以放一个5.6 pF 的落地电容[3-5]。

由上图可以看到，对于二阶谐波，大概有 5 dB 的 insertion Loss，对于三阶谐波，大概有 8 dB 的 insertion Loss。
特别注意的是，在设计电容值时，不是谐波抑制能力越大越好，因为一般普通的COG 电容，其频率响应，不会只砍到谐波，同时也会砍到主频。假设放 10 pF 的落地电容，可以看到二阶谐波，大概有 16 dB 的 insertion Loss。三阶谐波，大概有 22 dB 的 insertion Loss。但主频也被砍了 5 dB。另外落地电容会使阻抗偏掉，如下图[6] :

换句话说，会有 Mismatch Loss，在这情况下，10pF 的落地电容，其 insertion Loss跟 Mismatch Loss 加一加，可能会使主频的讯号过低，甚至低于 PA 输入范围的下限。同时我们也看到，虽然三阶谐波的抑制能力更好，但三阶谐波的频率，已座落在谐振频率的右边。换言之，此时是利用该落地电容的电感性去砍三阶谐波，如下图[3-5] :

把电容当电感用，某种程度上会有一些未知的风险，最好是极力避免。而前述的 5.6 pF 落地电容，其二三阶谐波都座落在谐振频率的左边，同时主频只被砍了 2 dB，即便加上阻抗偏掉造成的 Mismatch Loss，原则上都还在 PA 输入范围内，况且砍一些主频的能量，跟方法 1 的降 Power 有相同意义，可以更降低 PA 的非线性效应。所以在设计落地电容时，可以砍主频，但不要砍太多，至少要确保加上 Mismatch Loss 后，都还在 PA 输入范围内，同时最好确保其谐波频率，都座落在谐振频率的左边。
5. 承第4 点，若PA input 摆放π 型，那原则上只能串联DC Block，然后再摆一颗落地电容。若同样以GSM 850 为例，那就是只摆一颗5.6 pF 的落地电容，另一个落地组件不上件。

倘若另一个落地组件也上5.6 pF，则主频会被砍过多能量，如下图 :

由上图可知，若摆放两个5.6 pF 的落地电容，主频会被砍5 dB。前述已说过，不是谐波抑制能力越大越好，还要考虑到主频会不会衰减过大。
6. 若PA input 摆放T 型，那就是DC Block 加L 型低通滤波器。
而其低通滤波器，建议用LC，不要用RC，因为绕线电阻具有很强的电感性，
其寄生电感容易使系统不稳定，因此不可用于对频率敏感的应用中，例如RF
走线[3-5]。

由上图可知，以5.6pF 的落地电容来做比较，如绿色曲线，若采用(8.2nH + 3.3pF)的低通滤波器，如蓝色曲线，其二阶谐波的抑制能力差不多，而三阶谐波的抑制能力多了3dB，但主频只衰减了0.6 dB。若采用(12nH + 4.7pF)的低通滤波器，如粉红曲线，其主频衰减量差不多，但二阶谐波的抑制能力多了5 dB，三阶谐波的抑制能力多了9 dB，这表示相较于单一颗落地电容，其LC 低通滤波器的设计上可以较为弹性，同时效果更好。同样的主频衰减量，但谐波抑制能力更好，或是同样的谐波抑制能力，但主频衰减量更小。
7. 调校PA 的Load-pull :
由上图可知，不同的Load-pull，会有不同的谐波值。以上图为例，谐波最低处，是位于第四象限，因此可以将PA 的Load-pull，调校在第四象限，但PA 的Load-pull 一但更动，其他发射端的性能也会跟着变动，所以前述的落地电容，或低通滤波器，设计在PA 输入端，道理在此，因为怕动到PA 的Load-pull。而若调校后的Load-pull，救了传导杂散，但其他测项Fail，那就得不偿失。而50 奥姆的发射端性能，虽不是最好，但在输出功率、谐波、耗电流……等表现上，大致上还可以接受，所以一般都是调校在50 奥姆。因此若真要调校，顶多是使其更接近50 奥姆，除非万不得已，再来考虑是否要调校在谐波最低处，同时要确认其他的发射测项，是否会因此Fail。
8. 换PA，不到万不得已不考虑！
如上图所示，一般PA的datasheet，会有谐波的量测值，因此可以换个pin-to-pin，但谐波较小的PA，但同第7 点，如此一来，其他发射端的性能也会跟着变动，等于Load-pull 要重调，发射端测项要重新测试，若新PA 救了传导杂散，但其它测项Fail，那就得不偿失。况且现今平台，多半已使用MMPA，如下图[7] :

亦即GSM/WCDMA/LTE 的发射端性能，通通受影响，影响层面极大，因此除非真的解不掉，再来考虑这步。
9. 电源方面假设收发器或PA 的电源，稳压不好，或有IR Drop，或其电源走线载有高频噪声，都会使发射端性能劣化，当然也包含传导杂散。因此可以先针对收发器跟PA，同时额外供电，

倘若问题依旧，那原因就不是出在电源，若问题改善，那就看问题是出在PA 的电源，还是收发器电源，一般是出在PA 电源居多。稳压方面的话，就加大其电容值，因为电容值越大，其ESR 越小，稳压效果越好[3-5]。而高频噪声的话，则是看电源走线附近，有无高速讯号走线，或RF 走线。最常见到的情况是，Shielding Cover 盖上去后，其传导杂散变大，而这来自PA 的机会较大，如下图[8] :

因为PA 的能量本来就很大，加上体积较大，离Shielding Cover 更近，所以这表示PA 耦合到Shielding Cover 的能量同样很大，若Shielding Cover 接地良好，原则上PA 耦合Shielding Cover 的能量，会通通流到GND，但若Shielding Cover与Shielding Frame 的接触不够好，那么PA 耦合到Shielding Cover 的能量，有一部分会反射，若是打到PA 电源，使PA 电源上载有RF 高频噪声，如下图[3-5] :

那么此时传导杂散就会劣化。此时可以做实验，去验证是否PA 输出讯号打到上述走线，如下图[8] :

记得要加DC Block，避免电源的直流讯号，回灌到CMU 跟PA，原则上这样的实验，其发射性能是一定会劣化，但要观察是否为Shielding Cover 盖上去后的现象，倘若同样的现象完全复制出来，才可判定Root Cause 是PA 输出讯号打到电源走线，例如Shielding Cover 盖上去后，其传导杂散会Fail，但相位误差依然Pass，而上述实验却是传导杂散跟相位误差都Fail，那就不能证明是PA 输出讯号打到电源走线。
而若证明出来，确实是Shielding Cover 盖上去后，PA 输出讯号打到电源走线，那么可透过加强Shielding Cover 与Shielding Frame 的接触，

以及加强Shielding Cover 与Housing 金属的接触，使其耦合到Shielding Cover 上的发射讯号，通通流到GND。

10. Layout 方面检查一下稳压电容跟bypass 电容，是否离PA 过远，若离过远，那么即便加大稳压电容的值，或是找出高频噪声的频率点，其稳压跟滤波的效果，也会不如预期，如下图[2] :

而稳压电容需直接下到Main GND，便是避免已流到GND 的瞬时电流，透过共同的GND，又再流入上述的IC 中，尤其是PA 稳压电容，绝不能与其他IC 的稳压电容表层一起共地，否则全都会受瞬时电流影响，如下图[2] :

至于IR Drop，那就是在PA 操作时，量一下电压，看跟预期的相差多少，若相差太多，那就是Layout 改版时，电源走线要短一点，线宽宽一点，若是有穿层，记得Via 要多打，如下图 :

由上图可知，若Via 打太少，等同于穿层时的线宽很细，这会使IR Drop 变大，而Via 打越多，等同于穿层时的线宽越宽，这当然有助于IR Drop 的缓和。
11. 检查PA 是否在架桥下前述提到，若作了第9点Coupler 回灌PA输出的实验，但现象却与Shielding Cover盖上去的现象不一致，那就不能证明是PA 输出讯号，打到上述走线。那么Shielding Cover 盖上去后，其传导杂散劣化现象，可能是来自于Shielding Cover与PA 内部Bond Wire 的寄生效应，尤其是Shielding Frame 的架桥，

因为相较于Shielding Cover，其架桥的高度又更小，当Shielding Cover 盖上去后，会再更进一步压缩PA 与架桥的距离。倘若PA 刚好在架桥下方，那寄生效应会很大，其PA 的特性可能会有所改变，导致发射性能劣化，若问题是来自寄生效应，那么就是Shielding Cover 的高度，以及架桥的位置，要重新调整。再不然就是PA 上方的Shielding Cover，直接破孔开天窗。所以Placement 时，PA 尽量不要在架桥跟Shielding Frame 的屋檐下方，避免寄生效应。
以上就是传导杂散（谐波）解决方案，大家可以根据项目对症下药~~~