很多公司拿工业类的MCU产品过了AEC-Q100测试就号称是车规产品，这个是不完全正确的。MCU车规一定要求过AEC-Q100测试，过了AEC-Q100测试不等于符合车规要求。

01、如何测试

01）首先，需要看看AEC-Q100的测试条件是不是ok。车规一个最大的特点是要保证20年的使用寿命。AEC-Q100是按哪种mission profile来计算使用寿命很关键，比如stress的时候芯片上的analog/logic电路是不是在工作，这些电路工作时间比例是多少，这些都会导致AEC-Q100的结果不同。
比如EMC测试，有没有让芯片工作在典型工作配置下进行测试会直接影响测试的结果。
比如有些公司的产品使用Over Drive的模式来提高工作频率，OD模式会影响使用寿命，AEC-Q100测试需要根据mission profile来调整stress的条件来确保能满足使用寿命需求。甚至这种OD模式不能在一定条件下使用。比如S32K14x支持HSRUN模式，如果大家仔细看RM和Data Sheet，可以发现有这样的一个Note，也就是说HSRUN有使用限制的。
比如mission profile，举个例子一颗芯片宣称是能满足Automotive Grade 1的规格，这不等于这个芯片能一直工作在125度/20年。高温会影响芯片的工作寿命，如果一颗芯片持续工作在125度下面，寿命会受到很大的影响。这也是为什么mission profile很关键，它直接反映芯片的能力。另外，芯片电路的翻转频率也会影响寿命，这也是为什么AEC-Q100 qual的时候需要芯片电路按要求进行翻转，这样才达到stress的目的。

02）其次，过了AEC-Q100只能代表这次做AEC-Q100测试的sample能够按照mission profile达到要求（这个也是为什么AEC-Q100要求3个qual lot间隔一定的生产时间，尽量让芯片有一定随机性）。如果FAB/封装的生产线不满足车规的要求，随着时间FAB/封装出来的产品参数有可能超出design spec，从测试角度来说，有很多参数只能通过仿真保证，ATE上面不能cover所有的参数（比如PLL jitter，flash的cycling/retention）。
这个也是为什么车规产品需要从源头就开始追求满足车规要求。举个例子，TSMC40nm ESF3，TSMC只保证能满足3V/Grad2的规格。如果用户拿这个来做5V/Grad1的，这个就存在刚才说的潜在风险。
另外，AEC-Q100的测试sample筛选需要和production测试条件一致，而不是用更严格的测试条件来筛选出sample过AEC-Q100测试。

3）最后MCU车规0PPM要求，这个不是AEC-Q100测试能cover的。0PPM对MCU芯片提出了很大的挑战，比如在设计上就要开始考虑可测试/coverage问题，比如logic的scan coverage，RAM/ROM bist算法，NVM bist测试以及模拟电路的功能、性能测试。针对scan coverage的hole，需要增加额外的test pattern来提高coverage。
ATE测试的方法/limit也需要根据芯片特性进行调整，比如要把早期失效筛选出来，同时尽量不影响芯片的使用寿命。
来源：旗芯微Flagchip