① PGT180H产品具有完全自主产权，全套自主开发软件平台，安全可控；② 在国内通信行业量产的大规模国产FPGA产品，稳定成熟； ③ 产品资源规模及性能指标领先，并内嵌SERDES的国产自主产权FPGA，支持PCIE 2.0，万兆以太网等；④ PGT180H产品商务服务方便，货期短，国外产品货期基本已超12周，且有被禁风险；
如有需要欢迎联系：13538284956杨先生，谢谢！
特性
专用存储单元DRM
• 18,432bits RAM块
• 支持多种工作模式，包括单口RAM，
• 双口RAM，简单双口RAM以及ROM模式
• 支持多种写模式、支持Byte-Write功能
•双口RAM内置写写冲突仲裁电路
可配置逻辑单元CLM
• 采用创新的LUT5逻辑结构
• 每个CLM包含4个多功能LUT5，6个寄存器
• 支持算术功能模式
• 可高效实现多路选择功能
• 支持分布式RAM模式
算术处理单元DSP
• 支持乘法，乘加，乘加和，乘累加和FIR模式
• 支持宽位乘运算
• 支持预加（preadd）功能
• 集成64bit Postadd
• 支持加/减操作的动态选择
• 针对FIR应用，支持级联输入/输出
输入输出单元IO
• 基于Bank的IO分组，VCCIO支持
• 1.2V,1.5V,1.8V,2.5V或3.3V
• 支持LVDS,PPDS和RSDS等差分标准
• LVDS支持速率可达1.25Gb/s
• 专用接口电路，支持DDR/DDR2/DDR3 memory接口，DDR的接口
• DDR数据速率可达400Mb/s，DDR2可达800Mb/s，DDR3可达1066Mb/s
• （提供DDR PHY IP）
时钟管理单元CLK
• 基于象限的GLOBAL CLK网络，每个象限支持
• 14个GLOBAL CLK
• 时钟频率可达500MHz
• 支持多达12个IO CLK
• 集成四个PLL、四个DLL
• PLL支持简易小数分频功能
高速接口单元Serdes
• SERDES速率6.25Gbps
• 提供SERDES PHY IP
• 支持PCIE 2.0 (X1,X2,X4)接口标准，
• 提供PCIE IP
• 提供 10M，100M,1000M和10G MAC IP
如有需要欢迎联系：13538284956杨先生，谢谢！
/3 
