金属氧化物半导体场效应晶体管（MOSFET）是一种可广泛应用于模拟电路和数字电路的场效应晶体管。本文将帮助您选择用于开关电源的MOSFET。

如何选择MOSFET？| MOSFET参数| MOSFET选择

为 DC /DC 开关控制器选择 MOSFET 是一项艰巨的任务。选择正确的 MOSFET 需要的不仅仅是查看电压和电流规格。必须在低栅极电荷和低导通电阻之间做出折衷，以将 MOSFET维持 在规格范围内。在多负载电力系统中，情况变得更加复杂。

图1 降压同步开关调节器原理图

由于其卓越的效率，DC/DC开关 电源被 广泛应用于许多现代电子系统中。图 1 显示了具有高侧和低侧FET 的降压同步开关稳压器 。两个FET 根据 控制器的占空比进行切换，目的是实现所需的输出电压。降压调节器的占空比方程如下：

1. 占空比（高端 FET .顶管）= Vout/(Vin*效率)

2. 占空比（低侧 FET .下管） = 1 – DC （高侧 FET ）

最简单的解决方案之一是将 FET放入与控制器FET 相同的芯片中 。另一方面，必须 始终位于控制器 外部，以便提供高电流能力和/或实现更高的效率。因为FET与控制器 物理隔离 。这可实现最佳散热和 FET 选择灵活性。缺点是 FET 选择过程比较困难，因为需要考虑的方面很多。

“为什么这个 10A FET 不能用在我的 10A 设计中？” 是一个热门问题。根据答案，并非所有设计都能达到 10A 额定电流。

额定电压、环境温度、开关频率、 控制器 驱动能力和热 元件 面积都是选择 FET时需要考虑的因素，关键是如果功耗太大且散热不良，FET 可能会过热并着火。是不够的。使用封装/冷却 组件 ThetaJA 或热敏电阻、FET 功耗和环境温度，我们可以估计 FET 的结温如下：

3. Tj=ThetaJA*FET 功耗 (PdissFET) + 环境温度 Tj=ThetaJA*FET 功耗 (PdissFET) + 环境温度 (Tambient)

需要计算 FET 的功耗。 该功耗 有两个关键组成部分：交流损耗 和直流损耗。以下公式可用于确定这些损失：

4. 交流损耗： 交流 功耗（PswAC）= ½*Vds*Ids*(trise+tfall)/Tsw

其中，Vds 是高侧 FET 的输入电压，Ids 是负载电流，trise 和 tfall 是 FET 的上升和下降时序，Tsw 是控制器的开关 时间（1/开关频率）。

5、直流损耗：PswDC=RdsOn*Iout*Iout*占空比

FET 的导通电阻为 RdsOn，而降压拓扑的负载电流为 Iout 。

其他损耗来源包括输出寄生电容、栅极损耗以及由于低侧 FET 死区时间期间的传导而产生的体二极管损耗，但我们在本文中将重点关注交流和直流损耗。

当开关电压和电流在开关导通和关断转换期间均不为零时，就会出现交流开关损耗。图 2 中突出显示的部分对此进行了描述。根据公式 4，减少这种损耗的一种策略是缩短开关的上升和下降持续时间。这可以通过选择栅极电荷较低的 FET 来实现。开关频率也是一个因素。图 3 显示了上升和下降过渡区域所花费的开关时间百分比与开关频率的关系。因此，较高的频率会导致较高的交流开关损耗。降低开关频率以减少交流损耗，但是，这需要更大且通常更昂贵的电感器，以将峰值开关电流保持在规格范围内。

图2 交流损耗图

图3 开关频率对交流损耗的影响

由于 FET 的导通电阻，开关导通时会产生直流损耗。如图 4 所示，这是一个相当简单的 I2R 损耗形成机制。另一方面，导通电阻会随着 FET 结温的变化而变化，从而使情况变得复杂。因此，在应用方程 3)、4) 和 5 时，必须采用迭代方法来精确计算导通电阻，同时考虑FET的温升，选择低导通电阻 FET 是其中之一减少直流损耗的最简单技术。此外，如前所述，直流损耗的大小与FET的导通时间百分比相关 。这是高侧 FET 控制器 占空比加 1 减去低侧 FET 占空比。我们可以从图 5 中推断出，较长的导通时间相当于较高的直流开关损耗；因此，可以通过降低接通时间/FET 占空比来减少直流损耗。例如，如果利用中间直流轨并且可以改变输入电压，则可以改变占空比。

图4 直流损耗图

图5 占空比对直流损耗的影响

虽然选择具有低栅极电荷和低导通电阻的 FET 是一个简单的选择，但这两个因素之间存在一定的权衡和权衡。低栅极电荷通常意味着更小的栅极面积/更少的并联晶体管，因此更高的导通电阻。另一方面，使用更大/更多并联的晶体管通常会导致更低的导通电阻，从而导致更高的栅极电荷。这意味着 FET 选择必须在这两个相反的要求之间取得平衡。此外，还必须考虑成本因素。

低占空比设计需要高输入电压，并且高侧 FET 大部分时间处于关闭状态，从而实现低直流损耗。另一方面，较高的 FET 电压会导致高交流损耗，因此可以选择具有低栅极电荷（即使具有高导通电阻）的 FET。尽管低侧 FET 的交流损耗非常低，但它在大部分时间都处于活动状态。由于 FET 体二极管的存在，低侧 FET 在开/关期间的电压相当低。因此，必须选择低导通电阻的 FET，并且栅极电荷可能很高。图 7 描述了前面描述的情况。

图 6 低占空比设计的高侧和低侧 FET 功耗

如果降低输入电压，我们就可以采用高占空比设计，使高侧 FET 在大部分时间处于导通状态，如图 7 所示。在这种情况下考虑了直流损耗，因此需要低导通电阻。根据输入电压的不同，交流损耗可能不像低侧 FET 那样显着，但仍然没有那么低。因此，仍然需要低栅极电荷。这就需要在低导通电阻和低栅极电荷之间取得平衡。我们可以根据价格或尺寸而不是导通电阻和栅极电荷来选择合适的 FET，因为低侧 FET 具有最短的导通时间和较低的交流损耗。

图 7 高占空比设计的高侧和低侧 FET 功耗

假设负载点 (POL) 稳压器具有某个中间电压轨的额定输入电压，最佳解决方案是高输入电压/低占空比，还是低输入电压/高占空比？空置率又如何呢？使用不同的输入电压调节占空比，同时观察 FET 功耗。

图 8 中的高侧 FET 响应图表明，随着占空比从 25% 增加到 40%，交流损耗急剧减少，而直流损耗则线性增长。因此，在选择电容器和导通电阻平衡 FET 时，大约 35% 的占空比应该是最佳的。我们可以采用低导通电阻 FET，并通过不断降低输入电压和增加占空比来权衡高栅极电荷，从而实现最低的交流损耗和最大的直流损耗。随着控制器占空比 从 低值开始增加（低侧 FET 导通时间更短），直流损耗线性下降，在高 控制器 占空比时损耗最小，如图 9 所示。由于交流损耗总体较低，因此 FET 具有在任何情况下都应使用低导通电阻。

图 8 高侧 FET 损耗与占空比的关系

图 9 低侧 FET 损耗与控制器占空比的关系

注：低侧 FET 占空比为 1 - 控制器占空比，因此低侧 FET 导通时间会随着控制器占空比的增加而缩短。

图 10 描绘了高侧损耗和低侧损耗相结合时总效率的变化情况。我们可以观察到，在高占空比下，组合 FET 损耗最低，效率最高。效率从 94.5% 提高到 96.5%。不幸的是，由于中轨电源是由固定输入电源驱动的，因此我们必须降低其电压以实现低输入电压，从而增加其占空比。结果，在 POL 获得的部分或全部收益可能会被取消。另一种选择是绕过中间轨并直接从输入电源进入 POL 稳压器，从而最大限度地减少稳压器的数量。

图 10 总损耗与效率和占空比的关系

在需要多种输出电压和电流的电力系统中，问题变得更加复杂。比较不同 POL 稳压器占空比的效率、成本和尺寸。图 11 描绘了一个具有 28V 输入电压和总共 8 个电压从 3.3V 到 1.25V 变化的负载的系统。比较方法有以下三种： 1) 为了获得 POL 调节器的低占空比，直接通过输入电源馈入 28V 电压；2）使用12V中间轨，中等占空比的POL调节器；3) 使用5V中轨、高占空比的POL调节器。比较结果如图 12 所示。

在这种情况下，不带中轨电源的架构成本最低，12V 中轨电压架构效率最高，5V 中轨电压架构体积最小。因此，我们可以观察到，对于我们在使用单一 POL 电源时看到的这个庞大系统，这些指标中的任何一个都没有明显的趋势。这是因为，除了中轨稳压器之外，每个稳压器都有单独的负载电流和电压要求，当使用许多稳压器时，这些要求可能会相互冲突。分析这种情况的最简单方法是使用 WEBENCH Power Designer 等工具评估各种选择。

图 11 显示输入、中轨、负载点 (POL) 电源和负载的电源系统

不同的中间轨电压选项包括 28V（直接使用输入电源）、12V 和 5V。因此，POL 调节器的占空比会发生变化。

图 12 电源设计图显示了中轨电压对电源系统效率、尺寸和成本的影响。