对于硬件工程师，学习的东西主要和电路硬件相关，所以在硬件工程师的面试中，对于经验是十分看重的，像PCB设计，电路设计原理，模拟电路，数字电路等等相关的知识都必须或多或少的了解，最好是精通。

以下是常见的硬件工程师面试类的问题。后继会不定期更新，每期5题（码住收藏）。

电磁干扰的三要素是什么？

电磁干扰的三要素分别是电磁干扰源，干扰传播路径，干扰敏感设备，并且这三个要素缺一不可，否则电磁干扰现象就不会发生。

电磁干扰源:干扰源就是源头，这个源头也分外部和内部，有些很容易去除，有些又不容易去除或者根本无法去除，比如产品内部电磁干扰源可能由数字IC，部件等等产生，但是由于功能需要，这些电子器件是不能被去除的，在实际设计应用中只能尽量去降低减少电磁干扰。

干扰传播路径:传播路径会有中间的媒介，比如导线，电源线，信号线等等，在实际设计中，在干扰源进行敏感设备（电路，IC等），会用滤波的方法进行滤除传播路径噪声，这个中间媒介也包括电磁波，天线的发送与接收，规避此类只能采用屏蔽处理的方式。

干扰敏感设备:最容易被电磁干扰的产品电路部分，比如内部模拟电路，IC，或者精密度高的部件，它们也是电磁干扰所要保护的对象。

请解释一下什么是串扰和振铃

串扰：指的是一个信号被其他信号干扰，作用的原理是电磁耦合，在实际场景中，信号线之间的互感和互容会引起线上的噪声，其中感性耦合引起耦合电压，容性耦合引起耦合电流。

振铃：因信号线本身不匹配（如阻抗不匹配）导致信号发生反射和叠加，这会使信号出现振荡波形。

差分走线有两个原则，请问是哪两个？如果在实际布线过程中无法同时满足这两个原则条件，优先遵守哪一个？

两个原则分别是等长和等距，如果不能同时满足，则等长优先。差分信号在传输过程中是以信号的上升沿和下降沿的交点来作为信号变换点的，如果走线不等长，会导致这个“交点”发送偏移，对信号的时序造成影响，会降低和损害信号的质量。

那不等距会造成什么影响？相比与不等长，不等距造成的影响不是很大，间距不等距会导致差分阻抗发生变化，但是这个阻抗变化范围是很小的（通常在10%以内），所以对信号传输不会造成明显的影响。

当然如果能同时等距等长，那是最好的选择。

请问什么是半固话片？

半固化片是PCB中的介质材料和粘合材料。是多层板生产中的主要材料之一。

在常温状态下，半固化片是固态，但是在高温加热时，它会将上下两侧铜箔粘合，它成为中间的介质。

（在多层板的抄板的过程中，必须将其打磨掉，才能确切分析样本中的电路图

）

你知道的画原理图和PCB的软件有哪些？你最常用和熟悉的是哪一个

原理图软件：Protel，OrCAD，PADS Logic，Altium designer

PCB软件：Allegro，PADS Layout, Protel, Cadence

最常用和熟悉的：根据自己的实际情况说就好（前提要掌握熟悉）