mod.png924x191 2.21 KB


  我按着特权同学的塞琳思的FPGA编写的。。就是最前面的clk二分频。。。verilog和testbench都按着它的PDF编写的。但仿真就是这个情况。。不知为什么。
期望大家的解答。谢谢了。第一天学习