Chiplet 技术被视为“异构”技术的焦点，也是当下最被企业所认可的新型技术之一。2022 年 3 月，英特尔、AMD、Arm、高通、三星、台积电、日月光、Google Cloud、Meta、微软等 全球领先的芯片厂商共同成立了 UCIe 联盟，旨在建立统一的 die-to-die 互联标准，促进 Chiplet 模式的应用发展，目前联盟成员已有超过 80 家半导体企业，越来越多的企业开始研 发 Chiplet 相关产品。UCIe 在解决 Chiplet 标准化方面具有划时代意义，标志着产业化落地 开始。
中国首个原生 Chiplet 技术标准《小芯片接口总线技术要求》于 2022 年 12 月发布，该标准 有助于行业规范化、标准化发展，为赋能集成电路产业打破先进制程限制因素，提升中国集 成电路产业综合竞争力，加速产业进程发展提供指导和支持。 根据 Gartner 数据统计，基于 Chiplet 的半导体器件销售收入在 2020 年仅为 33 亿美元， 2022 年已超过 100 亿美元，预计 2023 年将超过 250 亿美元，2024 年将达到 505 亿美元，复 合年增长率高达 98%。超过 30%的 SiP 封装将使用芯粒（Chiplet）来优化成本、性能和上市 时间。MPU 占据 Chiplet 大部分应用应用场景，Omdia 预测 2024 年用于 MPU 的 Chiplet 约占 Chiplet 总市场规模的 43%。
先进封装是实现 Chiplet 的前提，Chiplet 对先进封装提出更高要求。根据 Yole 数据统计， 2021 年先进封装市场收入达 321 亿美元，预计 2027 年将实现 572 亿美元，复合年增长率为 10%。Chiplet 的实现需要依托于先进封装，在芯片小型化的设计过程中，需要添加更多 I/O 与其他芯片接口，裸片尺寸有必要保持较大且留有空白空间，导致部分芯片无法拆分，芯片 尺寸小型化的上限被 pad（晶片的管脚）限制。并且单个晶片上的布线密度和信号传输质量 远高于 Chiplet 之间，要实现 Chiplet 的信号传输，就要求发展出高密度、大带宽布线的“先 进封装技术”。先进封装市场的快速发展为 Chiplet 市场的发展提供了技术基础。
Chiplet 产业链：封测环节重要性大幅提高
Chiplet 技术发展早期往往局限于企业内部独立研发和应用，且仅应用于一些高端产品，如 服务器和高性能计算等，组装和测试等方面仍存在技术瓶颈。随着 Chiplet 技术的不断成熟 和商业化推广，越来越多的芯片厂商、设计公司和封测厂开始使用 Chiplet 技术，Chiplet 的 商业化应用趋势也促进了整个芯片生态系统的升级和发展。随着 Chiplet 技术的发展， Chiplet 产业链各环节逐渐完善，即由 Chiplet 系统级设计、EDA/IP、芯粒（核心、非核心、 IO Die、Base Die）、制造、封测组成的完整 Chiplet 生态链。 Chiplet 产业链主链有四大环节，包括芯粒、芯片设计、封装生产和系统应用，支撑环节包 括芯粒生产、设计平台、EDA 工具、封装基板、封测设备等领域。从 Chiplet 产业链逻辑看，芯片设计和封装处于链条中心环节，且与后端系统应用紧密联动，而晶圆厂则被前置，成为 芯粒提供商的生产环节。
芯粒提供环节是指专业公司提供独立设计、优化和制造的芯粒给其他芯片制造商使用的过程。 这种模式可以提高芯片制造商的生产效率，加快产品推出时间，降低生产成本。传统的 IP 软 件企业将部分转向 IP 芯片化的芯粒提供商，芯粒提供商通常会提供成熟的 IP 和技术，使芯 片制造商可以更加专注于整个系统级设计和芯片集成。此外，芯粒提供商可以利用其专业知 识和技能，帮助芯片制造商优化设计，提高性能和降低功耗。 Chiplet 芯片设计环节需要考虑每个小型芯片的功能和性能要求，并确定芯片之间的接口和 通信方式。在这个环节中，芯片设计师需要利用各种 EDA 工具进行设计、验证和仿真，以确 保每个小型芯片都可以正确地集成在一起，同时满足整个芯片的性能要求和功能需求。此外， 芯片设计人员还需要考虑芯片的功耗、可靠性和安全性等因素，并制定相应的设计方案和测 试计划。芯片设计对于芯片的整体性能和功能有着至关重要的作用，因此芯片设计人员需要 具备深厚的电子设计自动化（EDA）知识和经验。
Chiplet 封测环节指将多个芯粒组装到一个芯片上，并进行测试和验证的过程。Chiplet 要 求高性能的芯粒互联，为先进封装技术带来了更多挑战。包括高密度互联带来的工艺带宽和 隔离问题，功率密度过高带来的散热问题，芯粒与封装高速连接的基板问题，以及对无源元 件集成封装问题等，同时 Chiplet 对封装产线的要求将从 2.5D、2.5+3D 逐渐过渡到 3D。另 外关键的测试技术也会影响 Chiplet 芯片的良率，包括大芯片的散热、供电、应力、信号完 整性（电磁场干扰）等。因此未来提升封测的技术水平对发展 Chiplet 至关重要。 Chiplet 技术已经成为现代系统设计的重要组成部分，广泛应用于云计算、人工智能、机器 学习、5G 通信、汽车和工业控制等领域。AMD 在 2019 年就发布了基于 Chiplet 模块化设计 的 EPYC 处理器；Intel 在 2022 年发布采用了 3D 封装的 Chiplet 技术的大型数据中心高性能 计算芯片 Ponte Vecchio，单个产品整合了 47 个小芯片，采用 5 种以上差异化工艺节点，集 成了超过 1000 亿个晶体管；苹果的 M1 Ultra 采用 Chiplet 技术将两个 M1 Max 通过芯片连 接在一起。国内以华为、寒武纪、壁仞科技等为代表的龙头企业，也有 Chiplet 产品上市。
全球巨头厂商加码布局 Chiplet 先进封装
目前全球封装技术主要由台积电、三星、Intel 等公司主导，主要是 2.5D 和 3D 封装。2.5D 封装技术已非常成熟，广泛应用于 FPGA、CPU、GPU 等芯片，目前是 Chiplet 架构产品主要的 封装解决方案。3D 封装能够帮助实现 3D IC，即晶粒间的堆叠和高密度互连，可以提供更为 灵活的设计选择。但 3D 封装的技术难度更高，目前主要有英特尔和台积电掌握 3D 封装技术 并商用。 台积电比三星、英特尔更早采用 Chiplet 的封装方式。台积电推出了 3DFabric，搭载了完备 的 3D 硅堆栈（3D Silicon Stacking）和先进的封装技术。
3DFabric 是由台积电前端 3D 硅 堆栈技术 TSMC SoIC 系统整合的芯片，由基板晶圆上封装（Chip on Wafer on Substrate, CoWoS）与整合型扇出（Integrated Fan-Out, InFO）的后端 3D 导线连接技术所组成，能够 为客户提供整合异质小芯片（Chiplet）的弹性解决方案。该项技术先后被用于赛灵思的 FPGA、 英伟达的 GPU 以及 AMD 的 CPU。
Intel 主导的 2.5D 封装技术为 EMIB，使用多个嵌入式包含多个路由层的桥接芯片，同时内 嵌至封装基板，达到高效和高密度的封装。由于不再使用 interposer 作为中间介质，可以去 掉原有连接至 interposer 所需要的 TSV，以及由于 interposer 尺寸所带来的封装尺寸的限 制，可以获得更好的灵活性和更高的集成度。相较于 MCM 和 CoWoS 技术，EMIB 技术获得更高 的集成度和制造良率。英特尔对各种先进封装产品组合 (如 Foveros、EMIB 和 Co-EMIB) 的 投资是实施公司新领导层所公布的 IDM2.0 战略的关键。
三星也在积极投资先进的封装技术，以满足 HPC 应用在异质芯片整合的快速发展。2020 年 8 月，三星公布了 X Cube 3D 封装技术。在芯片互连方面，使用成熟的硅通孔 TSV 工艺。目前 X Cube 能把 SRAM 芯片堆叠在三星生产的 7nm EUV 工艺的逻辑芯片上，在更易于扩展 SRAM 容 量的同时也缩短了信号连接距离，提升了数据传输的速度。此后发布的 I-Cube 可以将一个 或多个逻辑 die 和多个 HBM die 水平放置在硅中介层，进行异构集成。
日月光凭借在 FOCoS 先进封装技术的布局，是目前在封测代工厂中唯一拥有超高密度扇出解 决方案的供应商。日月光的 FOCoS 提供了一种用于实现小芯片集成的硅桥技术，称为 FOCoSB（桥），它利用带有路由层的微小硅片作为小芯片之间的封装内互连，例如图形计算芯片 (GPU)和高带宽内存(HBM)。硅桥嵌入在扇出 RDL 层中，是一种可以不使用硅中介层的 2.5D 封 装方案。与使用硅中介层的 2.5D 封装相比，FOCoS-B 的优势在于只需要将两个小芯片连接在 一起的区域使用硅片，可大幅降低成本。
国内企业紧跟产业趋势，加快布局 Chiplet 先进封装
Chiplet 被视为中国与国外差距相对较小的先进封装技术，有望带领中国半导体产业在后摩尔时代实现质的突破，因此，中国半导体企业紧跟产业趋势，纷纷走向 Chiplet 研发的道路。 中国三大封测企业长电科技、通富微电与华天科技都在积极布局 Chiplet 技术，目前已经具 备 Chiplet 量产能力。 长电科技推出的面向 Chiplet 小芯片的高密度多维异构集成技术平台 XDFOI™可实现 TSVless 技术，达到性能和成本的双重优势，重点应用领域为高性能运算如 FPGA、CPU/GPU、AI、5G、自动驾驶、智能医疗等。XDFOI™是一种以 2.5D TSV-less 为基本技术平台的封装技术， 在线宽/线距可达到 2μm/2μm 的同时，还可以实现多层布线层，以及 2D/2.5D 和 3D 多种异 构封装，能够提供小芯片（Chiplet）及异构封装的系统封装解决方案。目前长电先进 XDFOI™ 2.5D 试验线已建设完成，并进入稳定量产阶段，同步实现国际客户 4nm 节点多芯片系统集成 封装产品出货。
通富微电在先进封装方面公司已大规模生产 Chiplet 产品，7nm 产品已大规模量产，5nm 产 品已完成研发即将量产。公司目前已建成国内顶级 2.5D/3D 封装平台（VISionS）及超大尺寸 FCBGA 研发平台，完成高层数再布线技术开发。AMD 是最早研究并实现 Chiplet 应用的公司 之一，通富微电作为 AMD 在大陆唯一的封测合作伙伴，目前已经在 Chiplet 封装技术领域取 得市场先机，形成先发竞争优势。 华天科技已量产 Chiplet 产品，主要应用于 5G 通信、医疗等领域。华天科技已掌握 SiP、 FC、TSV、Bumping、Fan-Out、WLP、3D 等先进封装技术。华天科技目前已建立三维晶圆级封 装平台—3D Matrix，该平台由 TSV、eSiFo（Fan-out）、3D SIP 三大封装技术构成。
后摩尔时代，Chiplet 由于高性能、低功耗、高面积使用率以及低成本的优势，在延续摩尔 定律的“经济效益”方面被寄予厚望。Chiplet 芯片设计环节能够降低大规模芯片设计的门 槛，给中国集成电路产业带来巨大发展机遇。
（报告出品方/作者：安信证券，马良、郭旺）
/3 
