系统整理一下关于赛灵思FPGA原理图的设计过程，一方面记录下，另一方面小伙伴沟通交流。之前提到了关于FFVA1156 (XCKU040)器件的器件符号的建立过程，感兴趣小伙伴可以去上一篇看下，本篇主要针对FPGA内部功能引脚模块做下说明，为后面原理图开展做下铺垫工作。
交代下文档路径：赛灵思官方-->产品-->FPGA-->UltraScaleFPGA选型手册-->Packaging and Pinout User Guide
如下可以看到，XCKU040内部包含，15个bank，引脚种类分为：IO引脚、配置引脚、高速收发器引脚、电源引脚这几大类、IO引脚又分为了用户IO和多功能IO。
这里只是简单的概括下，每个引脚的配置和功能会到后面详细说明和介绍。其中有几个是需要其他工程师参与协助的，我这边概括一下。
电源：需要提供电压大小、通流、上下电时序要求等等。便于电源工程师、散热工程师、layout工程师工作开展。
高速收发器、时钟、内存：高速接口规格接口、时钟大小拓扑、内存走线等需要SI工程师提前接入仿真。FPGA工程师功能仿真。
功能引脚分配：FPGA工程师对于关键功能的模块引脚例化后，将PINmap分享给硬件工程师。
进入主题，FPGA电源设计，交代下文档路径：赛灵思官方-->产品-->FPGA-->UltraScaleFPGA选型手册--> Kintex UltraScale FPGA Data Sheet: DC and AC Switching Characteristics。
1、各电源轨电压要求如下：
2、FPGA使用的电流大小是与其功能实现相关的，这里提供了仿真工具，可以根据实际的FPGA代码功能要求做下仿真，巴拉巴拉：
打开改软件之后，下面有对应的应用手册，告诉你如何使用，我简单的把FPGA的资源拉满点，跑了一下，FPGA的功耗在15W左右。电流如右侧。
看了一下开发板的参考设计，约为这个电流的3-5倍区间，考虑到整个板子的设计，这个电流大小应该是可信的，所以的话，整个电源电流范围至少仿真电流的3倍左右肯定是没有问题的。
3、上下电时序
巴拉巴拉就到这里了。
/2 
