CML(Current Mode Logic)电流模式逻辑电路主要靠电流驱动，它的输入与输出的匹配集成在芯片内部，基本不需要外部端接，从而使单板硬件设计更简单、更简洁。被广泛应用于网络物理层的传输和高速Serdes器件
速度更高，CML理论极限速度可达10Gbit/s;
功率更低，
外围更简单，几乎不需要外围器件
CML输入输出结构
CML 接口的输出电路形式是一个差分对，该差分对的集电极电阻为50Ω，恒流源典型值为16mA。
CML输入与输出接口拓扑
2、CML输出波形
DC耦合时，CML 输出负载为一50Ω上拉电阻，单端CML 输出信号的摆幅为Vcc~Vcc-0.4V。
AC耦合时，CML 输出负载经过电容后经过50Ω上拉电阻，单端CML 输出信号的摆幅为Vcc-0.2~Vcc-0.6V。
3、CML耦合方式
如果接收器有内置匹配（上拉50Ω电阻）与发送器采用不同的电源用交流耦合方式。
如果接收器有内置匹配（上拉50Ω电阻）与发送器采用相同的电源用直流耦合方式。
/2 
