【直播研讨会预先提问】将您想要在本次研讨会上提问的问题，整理回复在本贴下面，楼主将精选问题，在研讨会上向专家提问，为你答疑解惑！举行日期：2018年5月23日
举行时间：10:00 - 11:30 (北京时间)
立即登记报名！
研讨会介绍
可靠性是集成电路设计人员日益关注的问题，特别是在诸如通信，医疗和运输等产品中，可靠性和性能不仅仅是市场差异化，而且是安全和有效操作的关键方面。静电泄放（ESD），电气过载（EOS），电压感知DRC和闩锁效应都属于常见的可靠性问题，这些问题可直接导致器件寿命缩短，可靠性降低，量率损失，缺陷漏检以及器件现场故障，检查这些问题已经无法使用传统的设计规则检查（DRC），布局与原理图（LVS）和电气规则检查（ERC）工具来实现。
我们将介绍业界广泛使用的可靠性验证方案，该方案能够结合网表和版图信息来检查芯片可靠性设计上的疏漏或弱点，包括检查低功耗/多电源域芯片中的信号传递保护，ESD保护中的器件尺寸/位置以及查找芯片中的ESD保护缺失和版图上的连线疏漏。
幸运礼物:
凡参与研讨会的用户均有机会获得由Mentor公司提供的LEXON蓝牙音箱。
演讲专家：
张凌云 资深应用工程师
2006年加入Mentor，负责calibre产品的应用推广和技术支持。在从事物理验证的十多年中，他协助客户逐步从90nm制程进入到10nm制程，在芯片设计/验证，版图验证，芯片良率以及芯片可靠性方面积累了丰富的经验。他曾是威盛电子的混合信号设计工程师，熟悉模拟电路设计、数/模电路接口设计，版图设计及验证的全部流程。
演讲专家：
倪巍 资深应用工程师
2014年加入Mentor，负责Calibre产品的应用推广和技术支持，基于客户的产品需求提供专业性的验证方案，协助客户快速安全的跨越流片前最后的物理签核。在此之前于台积电中国供职多年，负责IP库的开发于维护。自2005年入行以来，已有13年的半导体产业从业经历。经历和见证了国内工艺主流从0.18um到16nm的演进，对于fabless，foundry和EDA领域均有丰富经验。
立即登记报名！
/3 
