对于MOSFET而言，米勒效应（MillerEffect）指其输入输出之间的分布电容（栅漏电容）在MOSFET开关过程中，会使驱动信号形成平台电压，引起开关时间变长，进而导致开关损耗增加，给MOS管的正常工作带来非常不利的影响。

　　本文将以网上了解到的相关资料为基础并结合自己的理解，分析MOS管开通过程以及米勒平台的形成。首先我们先看一下MOSFET的结构简化图：

　　图一MOSFET的结构简图

　　通过图一可知：N沟道增强型MOS管以一块低掺杂的P型硅片为衬底，利用扩散工艺制作两个高掺杂的N+区，并引出两个电极，分别为源极s和漏极d，半导体上制作一层SiO2绝缘层，再在SiO2之上制作一层金属铝，引出电极，作为栅极g。通常将衬底与源极接在一起使用。这样，栅极和衬底各相当于一个极板，中间是绝缘层，形成电容当栅—源电压变化时，将改变衬底靠近绝缘层处感应电荷的多少，从而控制漏极电流的大小。

　　MOSFET的寄生电容主要包括栅源电容（Cgs）、栅漏电容（Cgd）以及漏源电容（Cds）。图二是MOSFET内部的结构图及等效电路。

　　图二MOSFET结构图及等效电路

　　一般器件的手册中，都会以下列形式给出MOSFET的寄生电容，

　　而米勒平台的形成恰恰和MOSFET的寄生电容存在千丝万缕的关系，下面介绍米勒平台的形成过程。考虑到电感负载的广泛应用，本文以电感负载来分析米勒平台的形成。由于MOS管开关的时间极短，电感电流可以认为不变（不明白的同学可以翻一翻前面的文章/斜眼笑），当作恒流源来处理。图三是栅极驱动电路以及开通时MOS管的电流电压波形。

　　图三栅极驱动电路及其波形

　　结合图三，MOSFET的开通过程大致分为三个阶段。

　　t0-t1阶段：从t0时刻开始，栅极驱动电流给栅源电容Cgs充电。电容两端的电压的Vgs从0V上升到Vgs（th），在这段时间内MOS管处于截止区，Vds两端的电压保持不变，Id为0，其等效电路如图四：

　　图四t0-t1阶段的等效电路

　　t1-t2阶段：从t1时刻开始，因为Vgs超过MOS管的阈值电压进而开始导通。所以Id开始上升，并且随着流经续流二极管的电感电流不断减小，到t2时刻，Id上升到和电感电流一样，换流结束。这段时间内，驱动电流仍然只给栅源电容Cgs充电，其等效电路如图五：

　　图五t1-t2阶段的等效电路

　　在t1-t2这段时间内，随着电流Id上升，MOS管漏极和源极两端的电压Vds会稍微下降。这个阶段，MOS管工作于饱和区。

　　t2-t3阶段：从t2时刻开始，随着MOSFET中的电流已经上升达到流经二极管的续流电流，MOS管两端的电压会缓慢减小，即Vds开始降低，又Vds和Vgs都是相对于源极s来定义的，则又Vds的减小换句话说就是漏极Vd的减小，这会使栅极驱动电流开始给Cgd充电。因为Cgd远大于Cgs，所以驱动电流此时全部用来给Cgd充电，在这段时间内栅极电压Vgs保持不变呈现出一段平台期，这个平台就称为米勒平台。等效电路如图六所示：

　　图六t2-t3阶段的等效电路

　　漏源电压在MOSFET进入米勒平台后开始下降，这是因为在进入米勒平台前，漏源电压被钳位保持VDD不变，MOS管的导电沟道处于夹断状态。当MOSFET的电流和电感电流相同时，MOSFET的漏极不再被钳位。这也就意味着，导电沟道由于被VDD钳位而导致的夹断状态被解除，导电沟道靠近漏极侧的沟道渐渐变宽，从而使沟道的导通电阻降低。在漏极电流Id不变的情况下，漏源电压Vds就开始下降。

　　当漏源电压Vds下降后，栅极驱动电流就开始给米勒电容Cgd充电。几乎所有的驱动电流都用来给Cgd充电，所以栅极电压保持不变。这个状态一直维持到，沟道刚好处于预夹断状态，MOS管进入线性电阻区。图七为MOSFET在不同漏极电压减小时，导电沟道的变化状况。

　　图七MOSFET在不同漏极电压时，导电沟道的变化情况

　　t3-t4阶段：从t3时刻开始，MOSFET工作在线性电阻区。栅极驱动电流同时给Cgs和Cgd充电，栅极电压又开始继续上升。由于栅极电压增加，MOSFET的导电沟道又会开始变宽，导通压降会进一步降低。当Vgs增加到一定电压时，MOS管就会进入完全导通状态。等效电路如图八所示：

　　图八t3-t4阶段的等效电路

　　至此，MOS管的导通工作过程及米勒平台的形成就讲完了，看不明白的同学没有关系，告诉你一个方法：拿出童诗白老人家的那本模电书，将P45-47中关于N沟道增强型MOS管的内容好好认真看三遍（别问我是怎么知道的/狗头），然后就会恍然大悟，茅塞顿开，幡然醒悟。。。。。。。

　　总结一下：图九展示了MOSFET在开通时不同阶段对应输出特性曲线的位置。当Vgs超过其阈值电压（t1）后，Id电流随着Vgs的增加而上升。当Id上升到电感电流值时，进入米勒平台期（t2-t3）。这个阶段Vds会慢慢变小，MOSFET的夹断区变小而导电沟道变宽，直到MOSFET进入线性电阻区。进入线性电阻区（t3）后，Vgs继续上升，导电沟道也随之变宽，MOSFET导通压降进一步降低。MOSFET完全导通（t4）。