延迟比较讨厌，无论是在我们的日常生活中，还是在我们为方便而使用的设备中。传播延迟/时间延迟抑制了设备的预期功能。当我说“设备”时，我试图将您的注意力吸引到负责产品基本功能的组件上。这些组件根据 PCB 上蚀刻的电路以特定方式排列。
PCB 走线是当今电子行业使用的大多数设备中的信号载体。一个好的PCB 设计必须通过调整走线阻抗和走线长度来确保从源到负载的信号及时传递，以便控制传播延迟。
DDR3、HDMI、以太网、SATA、PCI Express、USB等高速接口用于快速数据传输，容易出现时延相关问题。这就是为什么在设计具有高速信号的 PCB 时，时钟和数据信号之间以及源和目标组件之间的同步至关重要。如果它们不同步，数据将被损坏。
在这篇文章中，我们将讨论并让您了解 PCB 中信号的时间延迟效应。
- 什么是 PCB 中的传播延迟？为什么会出现传播延迟？传输延迟和传播延迟有什么区别？
- 传播延迟如何影响 PCB 走线上的信号速度？
如何计算信号速度？如何测量传播延迟？互连上的信号速度
- 如何减少/控制传播延迟？走线长度调整/匹配使用受控阻抗走线控制传播延迟
- 用于降低传播延迟的高速 PCB 设计规则
- 选择高速PCB设计软件前先考虑这些参数
- 高速印刷电路板材料一些 PCB 材料的传播延迟信号损耗和频率轨迹之间的相关性
什么是 PCB 上的传播延迟？
PCB 走线上的传播延迟是信号在该走线上传播所需的单向（源到负载）时间。它以每单位长度的时间表示。传播延迟是介电常数 (Er) 和迹线几何形状/结构的函数。对于给定的 PCB 层压板和给定的介电常数，各种阻抗线的时间延迟是固定的。要了解更多信息，请阅读如何选择 PCB 材料和层压板。
杂散电容负责任何电路中的时间延迟。我们不会有意在电路中使用电容器；仍然有电容。总电容取决于它们的相对尺寸和走线的几何形状。杂散电容包括走线之间的电容、走线与相邻接地层之间的电容以及走线与自由空间之间的电容。
杂散电容的影响导致信号延迟。底线是当数字信号改变状态时，由于必须对杂散电容进行充电/放电，因此在目的地进行转换需要一些时间。
传输延迟和传播延迟有什么区别？
传输延迟和传播延迟可以互换使用，但是当需要在模拟/数字方面对系统进行分析时，需要对它们进行不同的处理。
可以通过以下传输线方法计算 PCB 走线中的逻辑信号时序：
方法一：当PCB走线的一侧时间延迟等于或大于所施加信号的上升/下降时间的二分之一时，通过其特性阻抗终止传输线。
示例：Er 为 4 上的 2 英寸微带线会表现出大约 270ps 的延迟。使用上述方法，只要信号上升时间小于 500ps，端接就会准确。
方法 2：使用 2 英寸 PCB 走线长度/纳秒（上升/下降时间）方法。如果信号走线超过走线长度标准，则必须使用端接。
示例：如果线路长度等于或大于 10 英寸，则为上升/下降时间为 5ns 的高速逻辑设计的 PCB 走线应以其特性阻抗终止。
传播延迟如何影响 PCB 走线上的信号速度？
当PCB工作在高频时，其走线的行为需要被视为传输线。受控阻抗计算对于这些传输线非常重要，以便可以减轻信号反射、串扰、噪声和地弹。这些问题需要特别注意，因为它们可能对信号质量构成威胁，导致整个系统故障。这就是我们需要知道信号通过传输线传播的速度以及与之相关的传播延迟的原因。
如何计算信号速度？电磁信号在真空/空气中以与光相同的速度传播，即：
Vc = 3 x 10 8 m/s = 186,000 mils/s = 11.8in/ns
对于微带/带状线 PCB 设计，信号速度计算如下：
其中Vc是真空/空气中的光速。
微带/带状线 PCB 设计中的信号速度。
Er eff是微带的有效介电常数，其值介于 1 和 Er 之间。
Er eff = (0.64 Er + 0.36)
它表示PCB上的信号速度是否小于空气中的信号速度。如果 PCB 材料的 Er 为 4，那么带状线设计的信号速度是空气中的一半，约为 6in/ns。
让我们使用走线长度计算传播延迟/时间延迟，反之亦然。在数学上，时间延迟是tpd: 1/v。其中 v 是 PCB 传输线中信号的速度。在真空/空气中，它等于 85ps/in。
在 PCB 传输线上，tpd 由下式给出：
微带/带状线 PCB 设计中的传播延迟。
当在传输线的信号和返回路径之间施加电压时，信号沿传输线向下传播。信号和返回路径之间始终存在电压分布。传输线上的电压分布如下图所示。
传输线上信号路径和返回路径之间的电压分布。
我们无法改变时钟信号的速度，但我们肯定可以通过改变 PCB 走线长度来改变信号的到达时间。走线长度的微小变化可以通过同时保持与时钟信号的同步来帮助 PCB 组件获得它们的稳定状态。
不同 PCB 组件的时钟偏差计算也有助于补偿传播延迟/时间延迟问题。蜿蜒是另一种方式，它可以为您的信号提供所需的时间，以在下一个时钟脉冲到来之前达到满电平。它提供时钟脉冲，恰到好处的延迟。在最佳实践中，最好将差分走线弯曲在一起，并且必须保持紧密耦合。那么，您如何确定哪些痕迹必须是曲折的呢？
- 识别最长的信号走线并在网络中蜿蜒剩余的走线以同步所有走线中的信号。
- 调整连接给定网络中组件的时钟走线长度。
- 将时钟脉冲延迟一段时间，直到 IC 可以升至施加的全电压。
注意：在信号网络中，长度不匹配的走线总是与最大长度的走线匹配。曲折被添加到较短的走线，以便它们的长度可以增加。
由于时序不匹配，穿过 PCB 中不同走线的信号在不同时间到达负载。延迟调谐对于确保数据在多个并行互连、差分对中的走线和时钟信号的准确时间到达负载至关重要。执行走线长度调整以解决信号延迟时间。
延迟和走线长度调整反映了相同的想法。对于长度调整，可以在匹配的网络组中设置信号走线的长度。众所周知，时序延迟是不可避免的。我们只能采取措施加以控制。通过将具有相同长度的走线放置在匹配组中，我们尝试确保所有穿过这些走线的信号都在固定的时间延迟内到达。现在的问题是，如果在一个匹配组中有两条不匹配的信号轨迹怎么办？可以通过向较短的信号走线（称为曲折）添加延迟来同步穿过此类走线的信号。
理论上，接收器会立即接收由发射器发送的任何波形/信号。我们还假设时钟信号具有零时间间隙并且在接收器处同时处理。但现实是不同的。如果 PCB 走线的长度略有不匹配，则信号可能不会同时到达接收引脚。PCB 走线调谐确保关键信号到达时间匹配的走线长度相等。
不同的迹线几何形状/结构可用于受控阻抗迹线。我们在此讨论的跟踪配置基于IPC 标准 2141A 。
- 微带线：它由在接地平面上以固定距离分隔的离散绝缘导线组成。电介质可以是电线的绝缘壁，也可以是这种绝缘和空气的组合。
导线微带线是在接地平面上以固定距离分隔的离散绝缘导线。
- 表面微带：在一侧有接地层的双面 PCB 设计中，另一侧的信号走线可以设计为控制阻抗。这种走线结构称为表面微带线或简称为微带线。
表面微带，一侧有接地层，另一侧有信号走线。
- 带状线：在多层 PCB 中，这种布置实现了电源和接地平面之间的信号走线。高频信号走线的返回电流路径位于平面上信号走线的上方和下方。因此，高频信号保留在 PCB 内部，从而减少辐射并屏蔽其他杂散信号。
对称带状线实现了电源和接地平面之间的信号走线。
注意：接地平面为零电位，低阻抗参考平面具有更大的面积。
- 共平面结构：共面波导结构在PCB的同一层上具有信号走线和返回路径导体。信号走线位于中心，被相邻的两个外地平面包围；它被称为“共面”，因为这三个平面结构在同一平面上。PCB 电介质位于下方。两个微带和带状线可以具有共面的结构。
共平面结构带有信号走线，被两个相邻的外部接地层包围。
精确的时间延迟管理需要走线长度计算来相应地实现高速 PCB 布线。PCB 上元件之间的距离非常短。我们甚至没有考虑信号在 PCB 上传播所花费的时间。但在高速 PCB 中，切换发生的边缘速率小于 1ns。如果您希望系统不间断地运行，那么组件之间的如此短的距离显然是最重要的。
- 设计人员必须了解预期 PCB 信号的特定时序容差。
- 使用不同信令标准以不同数据速率运行的不同接口。指定不同的允许长度或时序不匹配。在 PCB 中规划 I/O 通道时，设计人员应寻找可接受的长度不匹配并将其转换为允许的时序不匹配。
- 避免使用介电常数值较大的衬底： 通常，介电常数较大的衬底会导致较低的信号速度，这会超过允许的指定传播延迟，尤其是在数据线和时钟之间。
- 关注引脚封装延迟：当信号到达特定组件的引脚/焊盘时，它仍然需要穿过暴露的导体路径以及组件封装的内部。在穿过信号走线和与内部电路相关的键合线时，信号会经历寄生电感和电容，与走线相比，这会影响其在键合线中的行进速度。键合线还具有不同的几何形状，这会增加不同引脚/焊盘上的信号延迟。建议向制造商询问与特定组件相关的引脚封装延迟。它以皮秒 (ps) 或以毫米/微米为单位的长度提及。在对差分对或单端信号中的信号执行任何延迟/长度调整时，应考虑此长度。
- 注意“时钟偏差”：当时钟和信号走线的长度不同时，会导致称为时钟偏差的时序不匹配。忽略这个问题可能会导致错误的数据被锁存。时钟延迟应大于数据信号中的最大延迟。
- 检查时滞持续时间：始终参考接收器组件的数据表，并检查数据建立、锁存和保持一个周期的时序容差。
- 材料分散是一种高频现象。始终在开关频率下考虑它。
选择高速PCB设计软件前先考虑这些参数
如果您使用的软件只考虑长度不匹配，那么您可以轻松计算给定基材的正确长度不匹配值。该长度失配等于给定衬底中的时间失配乘以信号速度（in/ns）。一个好的 PCB 设计软件应该提供以下目标传播延迟：
- 交互式路由功能
- 智能长度调整
- IPP 增强功能（即时访问新功能和现有功能）
- 动态数据模型（加速网表创建）
- 方便使用的
高速印刷电路板材料
我们都知道，信号速度不仅受走线几何形状、走线位置的影响，还受基板材料的影响。走线的介电常数决定了其上的信号速度。让我们看一个例子；如果我们在真空中悬挂走线，只有走线的介电常数会影响速度。如果走线在 PCB 表面，那么信号速度也会受到附近存在的其他电介质的影响；这就是 PCB 中发生的情况。走线在 PCB 基板材料上运行（具有固定的介电常数值）。基板的介电常数以及空气和阻焊层的介电常数在决定信号速度方面起着主要作用。这称为有效介电常数 ( Er eff）。电路板厚度也会影响信号的速度。有关更多信息，请查看了解高速 PCB 设计。
当层与高速层压板（如 Rogers）层压时，FR4 可用于高速 PCB 设计。在高频下，FR4 会发生色散，从而提高速度并减少传播延迟。FR4 中的电磁吸收会为与其相关的迹线产生更多的信号衰减。因此，高速层压板与 FR4 层压板一起用于高速迹线下方，尤其是在 5GHz 以上的频率下。
下表给出了一些 PCB 材料的信号速度和传播/时间延迟：
信号损耗与频率的相关性
下图显示了信号损失和频率之间存在直接相关性。同时，我们还可以看到某些材料的损耗比其他材料低。该图显示了哪些材料在更高的速度下可能具有更好的电气性能。
随着频率升高，一些材料表现出较少的损耗行为。
PCB 的主要功能是在设备之间准确无损耗地传输信号。传播延迟或时间延迟在高速板的正常运行中起着重要作用。不能完全避免，但可以通过采用不同的走线配置，然后根据需要进行精确的长度匹配和曲折来减少。您应该了解设计中的受控阻抗走线、材料电介质以及哪些走线需要延迟测量。您还需要了解时钟和数据等信号之间的关系，以便电路板正常运行。
/3 
