刚结束的台积电第二季法说，困扰业界、媒体多时的半导体制程“魔术数字”问题，首度公开。业者透露，联发科内部有一套换算方式：台积电的 16 纳米等于英特尔的 22 纳米、10 纳米等于英特尔的 12 纳米（意即较英特尔的 14 纳米比略好，并不代表英特尔真的有 12 纳米制程）……
  7 月 14 日，台积电 2016 年第二季法说，以电话会议方式参加的美国分析师 Arete researchz 分析师 Brett Simpson，问了一个突兀的问题。他竟然要台积电共同CEO刘德音比较一下英特尔预计明年量产的 10 纳米制程，与台积电两年后量产的 7 纳米制程，性能特征上的差距。
  “你得去问我们的顾客，”刘德音有点不快的说，“我无法为他们回答。”
  若是在几年前，不会出现这种提问。根据半导体业界遵循了 30 年的摩尔定律，7 纳米制程领先 10 纳米一个技术世代，制出的电晶体缩小一半，效能、耗电等各项指标都会大幅超越 10 纳米。两者根本毫无比较的必要。
  这位分析师的问题，首度将困扰业界、媒体多时的半导体制程“魔术数字”问题，提到公开场合。他暗示，台积电尚未量产的 7 纳米与英特尔的 10 纳米制程，属于同一个技术世代，因此可以相提并论。
  若干台积电客户认同此说法。他们也指出，台积电目前量产的最尖端制程──独吃苹果 A10 处理器的 16 纳米制程，仅相当于英特尔的 22 纳米制程。
  不到一个月前，《天下》当面询问台积电大客户、世界最大 IC 设计公司高通技术长葛罗布（Matt Grob）这个问题。他毫不迟疑的大声说“YES！（没错）”。
  不只台积电，三星与格罗方德的制程数字都经过不同程度的“美化”。“这些晶圆代工业者都想办法把数字弄得愈小愈好，”葛罗布说。
  他表示，结果是让业界“非常非常困扰。”即使是高通内部的会议简报，都不能直接套用晶圆代工厂公告的技术数字，而必须经过换算。“我们要问清楚，这个矽晶圆上到底可以放多少个逻辑电路？”葛罗布说。
  一位资深业者透露，联发科内部也有一套换算方式（注：数字在此仅为对比法，不代表英特尔真有该制程）：台积电的 16 纳米等于英特尔的 20 纳米、10 纳米等于英特尔的 12 纳米。接下来未定，但看来“台积电的 7 纳米，比英特尔的 10 纳米要好一点，”他说。
  只不过几年以前，整个半导体业都跟着龙头英特尔的脚步亦步亦趋。为什么会变成现在这种“一个制程，各自表述”的混乱场面？
  一位台积电前高端主管，曾向《天下》透露，始作俑者是三星，而时间点则是在整个产业导入全新的鳍式场效电晶体（FinFET）时，约在 2、3 年前。
  台积电最早采用 FinFET 的 16 纳米制程，原本计划跟随英特尔，称为 20 纳米 FinFET。因为该制程的电晶体最小线宽（half-pitch）与量产的前一代 20 纳米传统电晶体制程差不多，只是换上全新的 FinFET 电晶体。
  但客户向台积电主管反映，同样的制程，三星已抢先命名为“14 纳米”。如果台积电真叫“20 纳米”一定吃闷亏。
  台积电从善如流，不久后改名，但只敢叫 16 纳米。“我们至少有点良心，不敢（像三星）那样随便叫，”这位台积电前高层苦笑着。
  命名惯例打乱之后，首先延伸出来的问题是，外行人很难搞得清楚，英特尔、台积电、三星这半导体三雄的技术竞赛，究竟谁输谁赢？
  例如，英特尔原先预期将在今年秋天问世的 10 纳米制程处理器，不久前宣布将会延后到 2017 年的下半年推出。因此，量产时间极可能落后也将在同一年量产的台积电“10 纳米”制程。
  当时部分媒体都以“台积电超车英特尔”大幅报导。但业内人士都心知肚明，其实，彼“10 纳米”不等于此“10 纳米”，目前，台积电仍落后英特尔一个技术世代以上。
  只不过，台积电正迎头赶上。“过去英特尔对台积电有较大的技术领先，”高通总裁戴瑞克说，“我们认为这些差距正在缩小，而且还会持续缩小。”
  （本文由 天下杂志 授权转载）